注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 8B/10B 编码 VHDL

  2. 采用vhdl语言编写的8B10B编码，用于高速通信中数据的直流平衡和检错

  3. 所属分类：硬件开发

    • 发布日期：2009-06-30
    • 文件大小：8192
    • 提供者：dragonyoo

  1. PCI_Express中8b_10b编码解码器的设计与实现.pdf

  2. PCI_Express中8b_10b编码解码器的设计与实现 8b 10b 编码

  3. 所属分类：专业指导

    • 发布日期：2009-08-02
    • 文件大小：133120
    • 提供者：lwwccm1

  1. 8b—10b 编解码器设计

  2. 本程序的功能是实现串口通信，采用232传输协议，编码方式为8B/10B转换，即一位起始位，8位数据位，一位停止位，在actel Fusion系列开发板上得到验证，具有很强的通用性。本程序的编程语言为Verilog. [Giga8b10B v10.rar] - 可编程器件厂商Altera出品的8b10B编码器，用在现在通用的PCI－Express接口中，包含完全解密的源程序。

  3. 所属分类：专业指导

    • 发布日期：2010-03-25
    • 文件大小：72704
    • 提供者：zhangshuaivs

  1. 8B/10B编码器设计

  2. 8B/10B编码器设计，主要介绍如何设计，8B/10B编解码器，并告诉如何编码。

  3. 所属分类：专业指导

    • 发布日期：2010-04-30
    • 文件大小：72704
    • 提供者：aniuqin

  1. 8B10B编码解析文档

  2. 8B10B编码的讲解文档，非常好。 8B/10B编码是目前高速串行通信中经常用到的一种编码方式。直观的理解就是把8bit数据编码成10bit来传输，为什么要引入这种机制呢？其根本目的是“直流平衡（DC Balance）”。当高速串行流的逻辑1或逻辑0有多个位没有产生变化时，信号的转换就会因为电压位阶的关系而造成信号错误，直流平衡的最大好处便是可以克服以上问题。

  3. 所属分类：专业指导

    • 发布日期：2010-08-18
    • 文件大小：191488
    • 提供者：visanity

  1. 1000BASE有四种传输介质标准

  2. 1000BASE有四种传输介质标准 1000BASE有四种传输介质标准：1000BASE-LX、1000BASE-SX、1000BASE-CX、1000BASE-T。 　　1000BASE-LX对应于802.11z标准，既可以使用单模光纤也可以使用多模光纤。1000BASE-LX 所使用的光纤主要有：62.5nm多模光纤、50nm多模光纤和9nm单模光纤。其中使用多模光纤的最 大传输距离为550m，使用单模光纤的最大传输距离为3千米。1000BASE-LX采用8B/10B编码方式。 　　100

  3. 所属分类：网络基础

    • 发布日期：2011-10-22
    • 文件大小：2048
    • 提供者：czad_008

  1. 8b/10b编码器的设计

  2. 用图示的方法，详细介绍了8b/10b编码器的原理与设计方法

  3. 所属分类：软件测试

    • 发布日期：2012-05-24
    • 文件大小：338944
    • 提供者：hengjian0109

  1. FPGA轻松实现高速IO串口-Xilinx公司技术营销部制

  2. 介绍 I/O性能极限………………………………………………......................................................…………………….....1 针对I/O的数字设计解决方案………………………………………………………………………..……….………………….1 千兆位级串行技术介绍…………………………………………………………………………………………………………..1 数字电子通信的历史……………………………………………………………………………………

  3. 所属分类：硬件开发

    • 发布日期：2012-07-21
    • 文件大小：4194304
    • 提供者：wayne1025

  1. 8B/10B编码器的设计实现

  2. 一篇讲解8B/10B编码的硕士论文，写的比较全面

  3. 所属分类：硬件开发

    • 发布日期：2014-02-21
    • 文件大小：221184
    • 提供者：dzlyl

  1. 基于8b/10b编码技术的SerDes接口电路设计

  2. 电子科技大学学位论文， 很详细的研究了SerDes 8b/10b编解码 Comma检测等技术细节，值得一读。

  3. 所属分类：硬件开发

    • 发布日期：2014-09-26
    • 文件大小：1048576
    • 提供者：zm218

  1. 8b、10b编码

  2. 8b、10b编解码技术详解。详细描述8b/10b编码的方法，硬件实现方案

  3. 所属分类：硬件开发

    • 发布日期：2014-11-15
    • 文件大小：206848
    • 提供者：nihao541

  1. 编码-8B10B

  2. 文档介绍了高速串行通信中经常用到的一种编码方式 8B10B 及其转化方法，并给出了其数据码和控制码的映射表。

  3. 所属分类：硬件开发

    • 发布日期：2016-01-10
    • 文件大小：242688
    • 提供者：qq_15350903

  1. 8b10b enc-dec.pdf

  2. 8b/10b编码是把并行8 位数据字节转换成传输使用的10位码。8B /10B编码保证了1和0的相对平衡组合,而与数据值无关,

  3. 所属分类：网络设备

    • 发布日期：2018-04-17
    • 文件大小：270336
    • 提供者：zzg207

  1. sata科普教程

  2. 1.0 OOB(Out of Band)信号解析 _________________________________________ 4 2.0 Link Layer ________________________________________________________ 8 3.0 Transport Layer __________________________________________________ 16 4.0 Command Layer ______________

  3. 所属分类：硬件开发

    • 发布日期：2018-10-19
    • 文件大小：5242880
    • 提供者：weixin_42962785

  1. 8B/10B编码器的设计与实现

  2. 用于JESD204B中的编码技术，详细描述了8B/10B编码的技术原理和方法，以及相应的verilog代码，对于理解编码技术非常有用，对于设计基于JESD204B接口的serdes十分有用

  3. 所属分类：IT管理

    • 发布日期：2018-09-09
    • 文件大小：349184
    • 提供者：zhengyaaan

  1. 使用实时示波器分析8b-10b编码信号.pdf

  2. 现代标准正从并行数据链转向串行数据链路。尽管与并行链路相比，串链路需要的数据率高得很多才能实现统一的吞吐量，但设计人员们

  3. 所属分类：其它

    • 发布日期：2019-09-05
    • 文件大小：1048576
    • 提供者：weixin_38744435

  1. 8b10b_code.zip

  2. 8b10b编码器、解码器verilog code 8B/10B，也叫做8比特/10比特或8b10b。8b/10b方式最初由IBM公司于1983年发明并应用于ESCON(200M互连系统），由Al Widmer和Peter Franaszek在IBM的刊物“研究与开发”上描述。 8b/10b编码的特性之一是保证DC 平衡，采用8b/10b编码方式，可使得发送的“0”、“1”数量保持基本一致，连续的“1”或“0”不超过5位，即每5个连续的“1”或“0”后必须插入一位“0”或“1”，从而保证信

  3. 所属分类：硬件开发

    • 发布日期：2020-01-30
    • 文件大小：7168
    • 提供者：netshell

  1. 基于6B/10B编码的RS422遥测通信技术研究

  2. RS422以其低成本、高可靠性的特点，广泛应用于工业和防务的通信接口。但同时由于自身传输速率慢和传输距离短的缺点，使得它的应用范围局限于低速、近距离传输。针对此类问题，对制约RS422传输速率和距离的原因进行深入的分析，提出了一种在软件上提升接口通信速率的方法，对RS422数据进行6B/10B编码，增加电平的转换使处理器更好地进行边沿判断；编码中去掉了传统8B/10B编码中的直流分量，实现编码的唯一性，并且具有一位纠错功能。实验证明，通过增加编码的方式使得RS422的传输速率更加接近于理论值，对

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：372736
    • 提供者：weixin_38582719

  1. 8B/10B编解码的IP核设计

  2. 研究了8B/10B编码的编码特点和内在相关性，并在此基础上介绍了一种用Verilog HDL设计8B/10B编解码逻辑描述的方法，将其嵌入到FPGA中或设计成ASIC，可构成一个资源使用少、速度快、可靠性高的IP核。文中着重介绍8B/10B编解码总体设计方案，详细描述其内部工作原理和实现。最后给出在Altera公司软件平台Quartus II上进行EDA的综合和仿真结果。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：796672
    • 提供者：weixin_38668243

  1. 基于PRBS检测的8B/10B编码器设计

  2. 基于减少8B/10B编码器占用的逻辑资源和保证该编码器误码率为0的目的，采用查表法和组合逻辑实现相结合的方法设计实现了符合嵌入式互连规范RapidIO协议的8B/10B编码器，通过伪随机二进制序列（Pseudo Random Binary Sequence, PRBS）检测方法对该编码器进行验证。FPGA综合结果表明，该设计占用的LUT为32，占用较少的逻辑资源。采用PRBS-7测试结果表明，该8B/10B编码电路误码率为0，表明了该8B/10B编码器传输信息的可靠性。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：7340032
    • 提供者：weixin_38516863
« 12 3 »