TI ADAS平台资料。Focus on top level architecture and data flow as ISP6.5 gets more complex with HDR sensor input and in-pipeline noise filtering and GLBCE

双目视觉ADAS芯片-S32V234 　　S32V234采用了4颗ARM Cortex A53作为核心CPU，以获得更高的性能功耗比。利用一颗ARM Cortex M4作为片上MCU，用于关键IO（如CAN-FD）的实时控制，并支持AutoSAR操作系统。芯片内部包含可编程的图像信号处理器（ISP），所以配搭的图像传感器可以输出raw data，从而降低物料成本，节省空间尺寸。 　　另外，芯片还包含了两个名为APEX2CL的视觉加速引擎。每个APEX2CL拥有64个本地计