注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 算术逻辑部件设计

  2. ALU设计 超前进位链方式往上下的，共享出来，请尊重原作版权！！！

  3. 所属分类：Java

    • 发布日期：2007-08-07
    • 文件大小：382976
    • 提供者：mengfeicv

  1. ALU 设计

  2. ALU design

  3. 所属分类：专业指导

    • 发布日期：2007-08-14
    • 文件大小：382976
    • 提供者：bluecarp

  1. 资源共享的ALU设计

  2. 讲述了基于资源共享的ALU设计，其中有ALU设计的基础原理及其相应图形解读。

  3. 所属分类：专业指导

    • 发布日期：2009-12-30
    • 文件大小：518144
    • 提供者：mikeal1989

  1. 论文-32位同时多线程微处理器的ALU设计

  2. 这是上海大学某位的论文，关于32位同时多线程微处理器的ALU设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-12
    • 文件大小：195584
    • 提供者：wangpu608

  1. 组成原理课程设计代码——完整版

  2. 序 号 实验项目 名称 实 验 内 容 学时 要求 性质 类别 所用主要仪 器及台套数 所在实验室 1 QuartusII的使用 在本次实验中，学会QuartusII软件的使用，然后利用此系统完成： 〈１〉 一位全加器设计 〈２〉 并行八位寄存器设计。 下载到实验箱上，在实验箱上验证。 必做 验证 专业基础 计算机组成原理实验箱30台 P4计算机60台 硬件基础实验室 2 层次化设计方法 在本次实验中，学会层次化设计方法，利用该方法完成： 〈１〉同步二进制计数器 〈２〉多位二进制加法器 下载到

  3. 所属分类：专业指导

    • 发布日期：2010-09-18
    • 文件大小：5120
    • 提供者：chitu1

  1. ALU设计的一些资料，很有启发

  2. 自己收藏的关于ALU设计的一些资料，很有帮助哦。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-08
    • 文件大小：382976
    • 提供者：uysly

  1. EDA 算术逻辑单元ALU设计

  2. EDA 算术逻辑单元ALU设计 超前进位加法减法器 设计思路 VHD代码 注释仿真

  3. 所属分类：硬件开发

    • 发布日期：2011-07-16
    • 文件大小：166912
    • 提供者：watchen

  1. 32位ARM的ALU设计（基于FPGA）

  2. 本资源是用Verilog语言书写的32位ARM的ALU设计，FPGA实现。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-09
    • 文件大小：253952
    • 提供者：dongqixiaolu

  1. 四位ALU设计

  2. 四位ALU设计

  3. 所属分类：专业指导

    • 发布日期：2013-03-17
    • 文件大小：228352
    • 提供者：suojieshou

  1. ALU设计 用Verilog HDL

  2. 用Verilog HDL设计一个模块，该模块实现了一个4bit的ALU，可以对两个4bit二进制操作数进行算术运算和逻辑运算 　　算术运算包括加法与减法 　　逻辑运算包括与运算、或运算 　　设计一个模块，利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块，从而将两个4bit ALU扩展为一个8bit ALU（详见原理框图） 　　用提供的4bit ALU测试模块对所实现的4 bit ALU进行仿真测试 　　用提供的8bit ALU测试模块对所实现的8 bit ALU进行仿

  3. 所属分类：C/C++

    • 发布日期：2013-04-16
    • 文件大小：2048
    • 提供者：u010312201

  1. VHDL ALU设计

  2. vhdl alu 设计 加法 减法 乘法 除法

  3. 所属分类：嵌入式

    • 发布日期：2014-03-27
    • 文件大小：368640
    • 提供者：u014399473

  1. 具有乘法辅助功能的算术ALU设计

  2. 具有乘法辅助功能的算术ALU设计 有用的可以下来看看

  3. 所属分类：其它

    • 发布日期：2014-07-07
    • 文件大小：615424
    • 提供者：u010427723

  1. 计组实验 alu设计

  2. 给出了简单的alu的设计方法和实现过程，实验过程比较详细

  3. 所属分类：专业指导

    • 发布日期：2008-12-25
    • 文件大小：284672
    • 提供者：hking1991

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. 华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

  2. .circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

  3. 所属分类：专业指导

    • 发布日期：2020-05-06
    • 文件大小：41984
    • 提供者：OldHuangC

  1. 多功能ALU设计实验.docx

  2. ALU设计，包含源码及仿真等内容，比较简单，仅供参考。

  3. 所属分类：其它

    • 发布日期：2020-04-24
    • 文件大小：151552
    • 提供者：qq_43807385

  1. 华中科技大学计算机组成原理实验记录 32位ALU设计实验（运算器设计) circ文件

  2. 华中科技大学计算机组成原理实验记录 32位ALU设计实验（运算器设计) circ文件 可直接执行。

  3. 所属分类：讲义

    • 发布日期：2020-06-21
    • 文件大小：831488
    • 提供者：qq_46433583

  1. ISE平台基于VHDL语言16位ALU设计

  2. 计算机组成原理课程设计。之前在平台上下载了其他资源，都是坑。要么是代码不全，要么是编译报错。经过自己和舍友的努力下（舍友大佬），能够编译通过。波形的结果也能正确演示，不过对于部分标志位的波形还是有点不对，不过对于平台上的资源来讲还是很值了。

  3. 所属分类：讲义

    • 发布日期：2020-07-12
    • 文件大小：3072
    • 提供者：Can_Yue_

  1. 一种基于FPGA的32位ALU设计

  2. 随着计算机技术和大规模集成电路技术的发展，在涉及计算机应用、通信、自动化等领域的电子系统设计工作中，现场可编程技术的运用正以惊人的速度上升。特别是随着VHDL等硬件描述语言综合工具功能和性能的提高，计算机中许多重要的元件，包括CPU都可基于FP(认(现场可编程门阵列)用硬件描述语言来设计和表达，如8051单片机、硬核嵌入式系统ARM、软核嵌入式系统Nios、高速缓存设计、数据采集板等，乃至整个计算机系统都可用FPGA来实现。CPU核是SoC和SOPC技术的核心，开发出具有自主知识产权的CPU核对

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：149504
    • 提供者：weixin_38547397

  1. 适用于现代微处理器的应用驱动的高效ALU设计方法

  2. 在本文中，我们提出了一种应用驱动的ALU设计方法，以实现现代微处理器的高能效水平。我们介绍了一种PN选择算法（PNSA），使设计人员可以根据对动态电路的详细分析，为不同的应用选择高能效的动态模块。在ISCAS85和74X系列基准电路上的实验结果表明，与传统的动态ALU设计相比，基于这种方法的8位ALU的功耗在不同的频率水平上可以降低54％-60％。提出的基于应用程序驱动的定制ALU设计方法。

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：847872
    • 提供者：weixin_38557838
« 12 3 4 5 6 7 8 9 10 »