注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于ARM的嵌入式系统程序开发要点

  2. 基于ARM的嵌入式系统程序开发要点，嵌入式程序开发过程，系统的初始化过程，如何满足嵌入式系统的灵活需求？异常处理机制的设计，开发高效程序的技巧。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-22
    • 文件大小：4194304
    • 提供者：jb1986

  1. 基于ARM的嵌入式系统程序开发要点

  2. 系统讲述 嵌入式的程序开发过程 系统的初始化过程 如何满足嵌入式系统的灵活需求 异常处理机制的设计 ARM/Thumb的交互工作 开发高效程序的技巧

  3. 所属分类：硬件开发

    • 发布日期：2009-09-15
    • 文件大小：614400
    • 提供者：wuquanen

  1. ARMVxWorks的多现场总线网关BSP及驱动程序研究.pdf

  2. 作为 一 种 全数字化的现场通信网络，现场总线以其可控性强、可靠性高、开 放性好等优点M，在现代工业控制和仪器测量等领域得到了广泛的应用。然而由 于历史和应用领域的原因，出现了多种现场总线并存的局面[21。在实际应用中常 常需要在不同种类的现场总线间进行数据通信以及用户需要对不同种类的现场总 线设备进行操作和控制。同时，工业测控系统在控制层采用现场总线技术，而在 管理层采用以太网构成的企业信息网[31，工业网络的发展迫切需要与顶层信息网 络融合，以实现信息共享，满足对管理控制一体化的需求。为了

  3. 所属分类：硬件开发

    • 发布日期：2009-10-31
    • 文件大小：3145728
    • 提供者：fgc8586

  1. 基于ARM 的嵌入式系统程序开发要点

  2. 基于ARM 的嵌入式系统程序开发要点 嵌入式程序开发过程 系统的初始化过程 如何满足嵌入式系统的灵活需求 异常处理机制的设计 ARM/Thumb 的交互工作

  3. 所属分类：硬件开发

    • 发布日期：2009-11-08
    • 文件大小：524288
    • 提供者：zyrtnt

  1. ARM异常处理机制ARM异常处理机制

  2. ARM异常处理机制ARM异常处理机制ARM异常处理机制ARM异常处理机制ARM异常处理机制ARM异常处理机制ARM异常处理机制ARM异常处理机制ARM异常处理机制

  3. 所属分类：硬件开发

    • 发布日期：2010-05-24
    • 文件大小：114688
    • 提供者：clever5208

  1. ARM异常中断机制以S3C2410为例

  2. ARM9（以S3C2410为例）中断机制 ARM异常机制介绍 异常向量表 中断处理

  3. 所属分类：硬件开发

    • 发布日期：2010-08-19
    • 文件大小：70656
    • 提供者：hotkarriver

  1. 基于ARM 的嵌入式系统程序开发要点

  2. （一） 嵌入式程序开发基本概念（二） 系统的初始化过程（三） 如何满足嵌入式系统的灵活需求（四） 异常处理机制的设计（五） ARM/Thumb的交互工作（六） 开发高效程序的技巧

  3. 所属分类：硬件开发

    • 发布日期：2008-05-06
    • 文件大小：524288
    • 提供者：ttlyfast

  1. 基于MDK的STM32处理器开发应用

  2. 本书介绍了基于MDK的STM32处理器开发应用。全书共9章，分为4部分。第一部分为基础篇，在讲解Cortex-M3处理器结构的基础上，详细介绍了Cortex-M3处理器的编程模型、总线架构、存储结构、异常处理机制、Thumb-2指令集。第二部分为准备篇，介绍了MDK的使用方法和STM32V100开发板，是读者学习使用MDK进行STM32处理器应用开发的准备知识。第三部分为应用篇，介绍了STM32处理器的所有接口及其结构、特点和功能，并给出了所有相应特殊功能寄存器的功能，最后都提供了一个小的应用

  3. 所属分类：硬件开发

    • 发布日期：2012-06-05
    • 文件大小：24117248
    • 提供者：jyw1952

  1. Linux中断与时钟

  2. 课程内容 Linux中断处理机制和内核定时器等 目标 理解ARM异常处理机制和Linux中断处理体系结构。 掌握注册中断和底半步机制方法的使用。 能够编写简单的字符设备。 掌握内核定时器使用和内核延时函数使用。

  3. 所属分类：Linux

    • 发布日期：2012-08-03
    • 文件大小：593920
    • 提供者：ask_qianru

  1. Exception Handling ABI for the ARM Architecture

  2. ARM异常处理实现的标准文档，可以帮助了解具体的异常处理实现机制。

  3. 所属分类：其它

    • 发布日期：2015-05-07
    • 文件大小：299008
    • 提供者：roland_sun

  1. 基于ARM的嵌入式系统程序开发要点(四)——异常处理机制的设计

  2. 基于ARM的嵌入式系统程序开发要点(四)——异常处理机制的设计

  3. 所属分类：硬件开发

    • 发布日期：2009-04-18
    • 文件大小：775168
    • 提供者：xh2xp

  1. S3C2440中断代码的深层次分析

  2. 在前一段时间分析了ARM异常处理机制的处理方式，分析了在异常产生以后CPU自动完成的相关处理以及程序员应该完成的基本操作。着重分析了异常代码的返回地址分析已经采用通用代码处理各种异常的可能性。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：87040
    • 提供者：weixin_38538224

  1. Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：105472
    • 提供者：weixin_38742954

  1. 关于ARM核异常与中断处理机制研究

  2. 当一个异常发生时，ARM处理器总是切换到ARM状态(即非Thumb状态)。Thumb指令集没有包含进行异常处理时需要的一些指令，因此在异常中断时，还是要使用ARM指令。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：139264
    • 提供者：weixin_38660731

  1. 嵌入式系统/ARM技术中的Cortex-M3的异常处理机制研究

  2. 摘要 详细阐述CortexM3异常的分类、优先级、进入和退出，以及在CortexM3异常处理机制中使用的新技术--迟到（latearriving）和尾链（tailchaining）；最后，比较CortexM3和ARM7异常控制机制的区别，并量化分析迟到和尾链技术在异常处理中的优越性。 　　引言 　　CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于 ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：257024
    • 提供者：weixin_38693967

  1. 嵌入式系统/ARM技术中的Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。NVIC（Nested Vectored Interrupt Controller,嵌套向量中断控制器）是CortexM3处理器的一个紧耦合部件，可以配置1~240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力[1].同时，抢占（preemptio

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：246784
    • 提供者：weixin_38551376

  1. 嵌入式系统/ARM技术中的基于ARM处理器中断处理的编程实现

  2. ARM编程特别是系统初始化代码的编写中通常需要实现中断的响应、解析跳转和返回等操作，以便支持上层应用程序的开发，而这往往是困扰初学者的一个难题。中断处理的编程实现需要深入了解ARM内核和处理器本身的中断特征，从而设计一种快速简便的中断处理机制。需要说明的是，具体的上层高级语言编写的中断服务函数不在本文的讨论范围之内。 　　ARM处理器异常中断处理概述 　　当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：145408
    • 提供者：weixin_38669793

  1. 嵌入式系统/ARM技术中的32位嵌入式CPU中系统控制协处理器的设计

  2. 摘  要：系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态，负责异常/中断处理，提供指令正常执行所需的环境。本文论述了一个实现MIPS 4Kc指令集CPU中系统控制协处理器的设计，包括对特权寄存器写操作的实现，精确异常处理机制和全定制后端物理设计。关键词：系统控制协处理器；精确异常处理；流水线；全定制     MIPS体系结构中的系统控制协处理器简称CP0，它提供指令正常执行所需的环境，进行异常/中断处理、高速缓存填充

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：125952
    • 提供者：weixin_38605590

  1. Cortex-M3的异常处理机制研究

  2. 摘要 详细阐述CortexM3异常的分类、优先级、进入和退出，以及在CortexM3异常处理机制中使用的新技术--迟到（latearriving）和尾链（tailchaining）；，比较CortexM3和ARM7异常控制机制的区别，并量化分析迟到和尾链技术在异常处理中的优越性。 　　引言 　　CortexM3是ARM公司款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于 ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：209920
    • 提供者：weixin_38709511

  1. Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。NVIC（Nested Vectored Interrupt Controller,嵌套向量中断控制器）是CortexM3处理器的一个紧耦合部件，可以配置1~240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力[1].同时，抢占（preemption）

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：217088
    • 提供者：weixin_38516491
« 12 »