注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Linux中断与时钟

  2. 课程内容 Linux中断处理机制和内核定时器等 目标 理解ARM异常处理机制和Linux中断处理体系结构。 掌握注册中断和底半步机制方法的使用。 能够编写简单的字符设备。 掌握内核定时器使用和内核延时函数使用。

  3. 所属分类：Linux

    • 发布日期：2012-08-03
    • 文件大小：593920
    • 提供者：ask_qianru

  1. STM32F10xxx参考手册

  2. 目录 1 文中的缩写 24 1.1 寄存器描述表中使用的缩写列表 24 1.2 术语表 24 1.3 可用的外设 24 2 存储器和总线构架 25 2.1 系统构架 25 2.2 存储器组织 27 2.3 存储器映像 28 2.3.1 嵌入式SRAM 29 2.3.2 位段 29 2.3.3 嵌入式闪存 30 2.4 启动配置 33 3 CRC计算单元(CRC) 34 3.1 CRC简介 34 3.2 CRC主要特性 34 3.3 CRC功能描述 34 3.4 CRC寄存器 35 3.4.1

  3. 所属分类：硬件开发

    • 发布日期：2012-10-17
    • 文件大小：12582912
    • 提供者：lhlvictory

  1. STM32F10xxx参考手册

  2. STM32F10xxx rev7v3参考手册. 南京万利提供的原始翻译文档. 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本. 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本 目录 1 文中的缩写 16 1.1 寄存器描述表中使用的缩写列表 16 1.2 术语表 16 1.3 可用的外设 16 2 存储器和总线构架 17 2.1 系统构架 17 2.2 存储器组织 18 2.3 存储器映像 19 2.3.1 嵌入式SR

  3. 所属分类：C

    • 发布日期：2009-04-13
    • 文件大小：6291456
    • 提供者：tyt_xa

  1. 基于ARM Linux的中断、异常的处理分析

  2. 本文是基于ARM S3C2410X系统的Linux 2.6中断、异常和系统调用的处理分析。 主要有以下几个部分： 1. ARM的硬件中断机制 2. Linux 2.6对ARM中断向量表的初始化 3. Linux 2.6对ARM中断、异常的处理（从汇编-->C语言函数；asm_do_IRQ）

  3. 所属分类：硬件开发

    • 发布日期：2009-04-18
    • 文件大小：156672
    • 提供者：badlylovehq

  1. ARM内核详细介绍

  2. ARM内核介绍，介绍ARM发展历史，ARM系列内核的区别，精简指令集和复杂指令集，ARM中断异常分类，及处理机制，及各个寄存器的功能与作用介绍，总的介绍的非常详细，对刚接触ARM的同学来说，可以减少很多弯路。

  3. 所属分类：C

    • 发布日期：2018-11-04
    • 文件大小：1048576
    • 提供者：qq_37732417

  1. 史上最强的嵌入式底层驱动开发课程 Linux系统开发+Linux高级程序+主板开发+ARM等

  2. ├ │ ├01 - 从零开始认识开发板1.mp4 │ ├02 - 从零开始认识开发板2.mp4 │ ├03 - 从零开始认识开发板3.mp4 │ ├04 - 从零开始认识开发板4.mp4 │ └05 - 从零开始认识开发板5.mp4 ├ │ ├01 - 说在前面的话1.mp4 │ ├02 - 说在前面的话2.mp4 │ ├03 - 说在前面的话3.mp4 │ ├04 - 说在前面的话4.mp4 │ ├05 - 计算机组成原理概述1 .mp4 │ ├06 - 计算机组成原理概述2 .mp4 │ ├

  3. 所属分类：Linux

    • 发布日期：2018-12-23
    • 文件大小：341
    • 提供者：qq_41972992

  1. 详解ARM体系结构支持的异常包括复位、中断、未定义指令等.pdf

  2. ARM 体系结构所支持的异常和具体含义如下：   1、复位（优先级1） 当处理器的复位电平有效时，产生复位异常，程式跳转到复位异常处执行（异常向量：0x0000，0000）；   2、未定义指令（优先级6） 当ARM 处理器或协处理器遇见不能处理的指令时，产生为定义异常。可使用该异常机制进行软件仿真（异常向量：0x0000，0004）；   3、软件中断（优先级6） 有执行SWI 指令产生，可用于用户模式下程式调用特权操作指令。可使用该异常机制实现系统功能调用（异常向量：0x0000，0008

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：144384
    • 提供者：weixin_39840914

  1. 郭天祥ARM9视频教程(第13和20讲均可观看).docx

  2. 郭天祥ARM9视频教程（第13讲和第20讲均可观看） ARM9视频教程清单： 第一部分 嵌入式系统开发流程概述 第一讲 嵌入式基础知识 1. 嵌入式的定义、特点、应用 2. 嵌入式硬件结构 3. 嵌入式软件结构 第二讲 如何学习嵌入式 1. 嵌入式系统开发流程 2. 视频内容介绍 3. 学习嵌入式的方法 4. 使用TX-2440A开发项目 第二部分 开发板功能演示 第三讲 TX-2440A开发板外围硬件介绍 1. 核心板资源介绍 2. 底板资源介绍 3. 外围模块介绍 第四讲 TX-2440A

  3. 所属分类：嵌入式

    • 发布日期：2019-09-27
    • 文件大小：2097152
    • 提供者：lsq198908

  1. DS_M0518_Series_SC_Rev1.00.pdf

  2. DS_M0518_Series_SC_Rev1.00NuMicroTMM0518规格书 nuvOTon 概述 特性 定时器控制器 概述 特性 发生器和捕捉时钟 概述 特性 基本 发生器和捕获定时器 概述 特性 看门定时狗 概述 特性 窗口看门狗定时器 概述 特性 接口控制器 概述 特性 总线控制器 概述 特征 串行外围设备接口 概述 特性 模拟数字转换 概述 特性 應用電路 电器特性 绝对最大额定值 NuMicroTMM0518规格书 nuvOTon 电气特性 电气特性 外部 高速晶振 外部

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：2097152
    • 提供者：weixin_38743968

  1. STM32中文参考手册.pdf

  2. 本文档是依据STM32 Reference Manual (RM0008)翻译的，已经与2009年6月的英文第9版(Doc ID 13902 Rev 9)进行了全面校对，更正了不少以前版本的错误。 在校对即将结束时，ST于2009年12月中旬又发布了英文第10版(Doc ID 13902 Rev 10)，为了与最新的英文版同步，我们按照英文第10版结尾的”文档版本历史”中的指示，在翻译的文档中快速地校对更正了对应的部分。由于时间的关系，没有逐字逐句地按照英文第10版进行通篇校对，鉴于芯片本身没有

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：15728640
    • 提供者：zengsym

  1. ARM裸机编程.pdf

  2. 整理韦东山老师的开发笔记 -- ARM祼机开发部分，有需要的拿走，在此向韦东山老师致敬并且单片机的价格优势正在逐渐消失,我们在淘宝搜索一下,STM32开发板的基本都是1-200元,而一个能够运 行LinuⅨx系统的板子, nanop的价格却在100元左右。一个能够运行 Linux操作系统,有512MDDR内存,有四核 处理的的ARM开发板,他只需要99元。所以说,现在单片机的价格优势正逐渐消失,他只能保持微弱的优势就是 稳定性这一特点。 下面来看看使用的单片机和使用操作系统开发的产品,比如闹钟、

  3. 所属分类：硬件开发

    • 发布日期：2019-07-04
    • 文件大小：61865984
    • 提供者：jia_weihui

  1. ARM的异常中断机制

  2. 在我们平时使用计算机时我们敲击键盘,计算机会对我做出响应。这是什么原因呢?处理器又是如何响应外围请求的呢?其实这都是通过处理器的中断机制实现的。ARM又是怎样的中断机制?让我们一起探讨吧!

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：43008
    • 提供者：weixin_38743054

  1. S3C2440中断代码的深层次分析

  2. 在前一段时间分析了ARM异常处理机制的处理方式，分析了在异常产生以后CPU自动完成的相关处理以及程序员应该完成的基本操作。着重分析了异常代码的返回地址分析已经采用通用代码处理各种异常的可能性。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：87040
    • 提供者：weixin_38538224

  1. 关于ARM核异常与中断处理机制研究

  2. 当一个异常发生时，ARM处理器总是切换到ARM状态(即非Thumb状态)。Thumb指令集没有包含进行异常处理时需要的一些指令，因此在异常中断时，还是要使用ARM指令。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：139264
    • 提供者：weixin_38660731

  1. 嵌入式系统/ARM技术中的Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。NVIC（Nested Vectored Interrupt Controller,嵌套向量中断控制器）是CortexM3处理器的一个紧耦合部件，可以配置1~240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力[1].同时，抢占（preemptio

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：246784
    • 提供者：weixin_38551376

  1. 嵌入式系统/ARM技术中的基于ARM处理器中断处理的编程实现

  2. ARM编程特别是系统初始化代码的编写中通常需要实现中断的响应、解析跳转和返回等操作，以便支持上层应用程序的开发，而这往往是困扰初学者的一个难题。中断处理的编程实现需要深入了解ARM内核和处理器本身的中断特征，从而设计一种快速简便的中断处理机制。需要说明的是，具体的上层高级语言编写的中断服务函数不在本文的讨论范围之内。 　　ARM处理器异常中断处理概述 　　当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：145408
    • 提供者：weixin_38669793

  1. 嵌入式系统/ARM技术中的32位嵌入式CPU中系统控制协处理器的设计与实现

  2. IPS体系结构中的系统控制协处理器简称CP0，它提供指令正常执行所需的环境，进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言，系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。 　　异常处理 　　CPU运行过程中常常需要中断正常执行的指令流程，跳转去执行某段特殊的指令段，接着再恢复原来的指令序列。MIPS体系结构中称这样的过程为异常(Exception)。所有的异常都采用统一的机制处理。 　　对于异常情况，需要采取以下3方面的措施：

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：124928
    • 提供者：weixin_38597990

  1. 嵌入式系统/ARM技术中的ARM处理器中断处理的编程实现

  2. ARM编程特别是系统初始化代码的编写中通常需要实现中断的响应、解析跳转和返回等操作，以便支持上层应用程序的开发，而这往往是困扰初学者的一个难题。中断处理的编程实现需要深入了解ARM内核和处理器本身的中断特征，从而设计一种快速简便的中断处理机制。需要说明的是，具体的上层高级语言编写的中断服务函数不在本文的讨论范围之内。 ARM处理器异常中断处理概述 　　当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：168960
    • 提供者：weixin_38663443

  1. 嵌入式系统/ARM技术中的32位嵌入式CPU中系统控制协处理器的设计

  2. 摘  要：系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态，负责异常/中断处理，提供指令正常执行所需的环境。本文论述了一个实现MIPS 4Kc指令集CPU中系统控制协处理器的设计，包括对特权寄存器写操作的实现，精确异常处理机制和全定制后端物理设计。关键词：系统控制协处理器；精确异常处理；流水线；全定制     MIPS体系结构中的系统控制协处理器简称CP0，它提供指令正常执行所需的环境，进行异常/中断处理、高速缓存填充

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：125952
    • 提供者：weixin_38605590

  1. Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。NVIC（Nested Vectored Interrupt Controller,嵌套向量中断控制器）是CortexM3处理器的一个紧耦合部件，可以配置1~240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力[1].同时，抢占（preemption）

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：217088
    • 提供者：weixin_38516491
« 12 »