针对当前采用ARMv4指令集的嵌入式微处理器使用冯·诺依曼结构，数据和指令共用一条总线导致数据吞吐量降低的问题，设计了一款新架构微处理器。首先，采用哈佛结构独立的数据总线和指令总线，数据带宽提升一倍；其次，采用单周期32位乘法器，其计算速度是目前嵌入式乘法器计算速度的2倍；此外，利用资源共享，一个乘加器完成6种不同乘法和乘加指令，一个逻辑左移寄存器完成逻辑左移、逻辑右移、算术右移、循环右移4种功能。整个工程在Altera EP4CE30 FPGA芯片上进行物理验证。实验结果表明，通过改进，设计的