您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. FPGA设计流程指南

  2. (12页)本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:在于规范整个设计流程,实现开发的合理性、一致性、高效性。形成风格良好和完整的文档。实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。便于新员工快速掌握本部门FPGA的设计流程。由于目前所用到的FPGA器件以Altera的为主,所以下面的 例子也以Altera为例,工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Qu
  3. 所属分类:硬件开发

    • 发布日期:2007-08-09
    • 文件大小:133120
    • 提供者:rotee
  1. FPGA开发全攻略(技巧篇)

  2. FPGA应用开发实例 FPGA设计百问 FPGA开发资源总汇
  3. 所属分类:硬件开发

    • 发布日期:2009-05-10
    • 文件大小:4194304
    • 提供者:rwfeng1224
  1. 基于FPGA的UART控制器的实现

  2. 本次课题是基于FPGA的UART控制器的实现,FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中 的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA(现场可编程门阵列)是专用集成电路(ASIC)中集成度高的一种,用户可对FPGA内部的逻辑模块和I/O模块重新配置,以实现用户的逻辑,因而也被用
  3. 所属分类:硬件开发

    • 发布日期:2009-05-26
    • 文件大小:119808
    • 提供者:miner2lanlan
  1. FPGA prototyping ASIC

  2. fpga prototping ASIC
  3. 所属分类:硬件开发

    • 发布日期:2009-05-26
    • 文件大小:31744
    • 提供者:wanghuoxing
  1. 基于EDA技术的多功能数字时钟的ASIC设计

  2. 采用EDA技术设计了一个在FPGA芯片上实现的数字时钟,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时.数字时钟的输入设备是一个4×4的编码键盘,输出设备是用于显示的15个七段数码管、若干LED指示灯及蜂鸣器,数字时钟的内部功能模块可以分为三个部分:综合计时电路、显示控制电路、调整控制电路.其中综合计时电路用于完成各种计时功能,显示控制电路用于完成计时结果的显示,调整控制电路用于调整计时系统的有关参数.
  3. 所属分类:硬件开发

    • 发布日期:2009-05-30
    • 文件大小:268288
    • 提供者:armxing
  1. 华为FPGA设计流程指南

  2. 本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:  在于规范整个设计流程,实现开发的合理性、一致性、高效性。  形成风格良好和完整的文档。  实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。  便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主,所以下面的例子也以Altera为例,工具组合为 modelsim + LeonardoSpectrum/FPGACompiler
  3. 所属分类:硬件开发

    • 发布日期:2009-07-04
    • 文件大小:133120
    • 提供者:yuanzhiqian
  1. 华为FPGA设计流程指南(感觉不错,发上来共享,版权为华为)

  2. 本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:  在于规范整个设计流程,实现开发的合理性、一致性、高效性。  形成风格良好和完整的文档。  实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。  便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主,所以下面的例子也以Altera为例,工具组合为 modelsim + LeonardoSpectrum/FPGACompiler
  3. 所属分类:硬件开发

    • 发布日期:2009-07-06
    • 文件大小:133120
    • 提供者:liuwei924
  1. FPGA开发全攻略——基础篇

  2. FPGA 是英文Field Programmable Gate Array 的缩写,即现场可编程门阵列,它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的, 既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件 平台,其主要特点就是完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写。在 修改和升级时,不需额外地改变PCB 电路板,只是在计算机上修
  3. 所属分类:硬件开发

    • 发布日期:2009-08-02
    • 文件大小:4194304
    • 提供者:laoshubuaidami
  1. FPGA开发全攻略(上)

  2. 经济危机愈演愈烈,半导体公司如何过冬或御寒? 面对未来可期的经济复苏,半导体公司又如何节省开支以备复苏时的投入? 市场调研公司Gartner最近表示:因受全球金融危机影响,2009年 FPGA(现场可编程门阵列)取代 ASIC(专用集成电路)的趋势愈加明显,目前ASIC初创设计公司和FPGA初创设计公司的比例为30:1。Gartner表示,考虑到很多公司因受金融危机影响而延期甚至取消设计项目,预期今年ASIC初创设计公司的数量将减少22%。Xilinx公司总裁兼首席执行官Moshe Gavri
  3. 所属分类:硬件开发

    • 发布日期:2009-08-21
    • 文件大小:4194304
    • 提供者:wudidashao
  1. FPGA开发全攻略(下)

  2. 经济危机愈演愈烈,半导体公司如何过冬或御寒? 面对未来可期的经济复苏,半导体公司又如何节省开支以备复苏时的投入? 市场调研公司Gartner最近表示:因受全球金融危机影响,2009年 FPGA(现场可编程门阵列)取代 ASIC(专用集成电路)的趋势愈加明显,目前ASIC初创设计公司和FPGA初创设计公司的比例为30:1。Gartner表示,考虑到很多公司因受金融危机影响而延期甚至取消设计项目,预期今年ASIC初创设计公司的数量将减少22%。Xilinx公司总裁兼首席执行官Moshe Gavri
  3. 所属分类:硬件开发

    • 发布日期:2009-08-21
    • 文件大小:4194304
    • 提供者:wudidashao
  1. FPGA XILINK XCS30 数据手册

  2. Introduction The Spartan® and the Spartan-XL FPGA families are a high-volume production FPGA solution that delivers all the key requirements for ASIC replacement up to 40,000 gates. These requirements include high performance, on-chip RAM, core solu
  3. 所属分类:硬件开发

    • 发布日期:2009-09-09
    • 文件大小:788480
    • 提供者:yayongbing
  1. 非常经典的FPGA设计方法论

  2. 编写该规范的目的是提高书写VHDL代码的可读性 可修改性 可重用性 优化代码综合和 仿真的结果 指导设计工程师使用VHDL规范代码和优化电路 规范化公司的ASIC/FPGA设计输 入 从而做到 逻辑功能正确 可快速仿真 综合结果最优 可读性较好
  3. 所属分类:硬件开发

    • 发布日期:2010-08-17
    • 文件大小:3145728
    • 提供者:race111
  1. ASIC 设计FPGA Verilog

  2. 专用集成电路设计 asic FPGA Verilog
  3. 所属分类:电信

    • 发布日期:2011-07-27
    • 文件大小:804864
    • 提供者:mashiying201
  1. Morgan Kaufmann - ASIC & FPGA Verification - A Guide to Component Modeling

  2. Morgan Kaufmann - ASIC & FPGA Verification - A Guide to Component Modeling这本书是FPGA和ASIC验证的一本很有分量的书籍。
  3. 所属分类:硬件开发

    • 发布日期:2008-11-19
    • 文件大小:3145728
    • 提供者:wyyshaken
  1. NASA ASIC/FPGA 可信评估框架

  2. 附件是NASA 发布的ASIC/FPGA 可信评估框架,介绍了ASIC/FPGA 可信评估。
  3. 所属分类:系统安全

    • 发布日期:2018-04-25
    • 文件大小:991232
    • 提供者:lidongfang0375
  1. 基于ASIC+FPGA的IPv6路由器PoS接口设计

  2. 本文根据IPv6路由器155Mbit/s PoS接口的需求,提出并实现了一种基于ASIC+FPGA的设计方案。目前该方案已经在国家数字交换系统工程技术研究中心开发的IPv6路由器中得到实现,测试后的系统性能稳定,达到了预期的设计目标。
  3. 所属分类:其它

    • 发布日期:2020-08-07
    • 文件大小:376832
    • 提供者:weixin_38656226
  1. 基于ASIC+FPGA的IPv6路由器PoS接口设计

  2. 提出IPv6路由器PoS接口的设计原则,给出基于PMC公司的PM5380型8×155Mbit/s电路和Xilinx公司VIRTEX-II PRO型大规模可编程器件的155Mbit/s PoS接口硬件设计与实现方案,并对其中关键的FPGA设计技术做了描述。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:374784
    • 提供者:weixin_38704830
  1. 基于ASIC+FPGA的IPv6路由器PoS接口设计作

  2. IP over SDH(PoS)技术是通过SDH提供的高速传输通道直接传送IP分组,它位于数据传输骨干网,使用点到点协议PPP将IP数据包映射到SDH帧上,按各次群相应的线速率进行连续传输,其网络主要由大容量的高端路由器经由高速光纤传输通道连接而成。这种技术实际上是对传统IP网络概念的延续,完全兼容传统的IP协议体系,只是在物理通道上借助SDH提供的点到点物理连接,从而使速率提高到Gbit/s量级,因此PoS技术现在和今后都将是非常重要的IP网络传输手段。      155Mbit/s PoS
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:84992
    • 提供者:weixin_38592502
  1. EDA/PLD中的标准单元ASIC/FPGA的权衡与结构化ASIC

  2. 现在有各种各样的硅资源供您选择,供应商们正在调整其标准组件产品系列以满足您的需求。  要点  ● 标准单元ASIC 和FPGA 的权衡为结构化ASIC新兴公司打开了一个有争议的市场缺口。  ● 结构化ASIC不只是改名换姓的门阵列,而是反映了目前的市场现实和硅片功能。  ● 平台ASIC是具有硬件定制功能的ASSP。  ● RapidWorx大大降低了ASIC开发工具套件的成本,而Quartus II则使其达到了FPGA工具的水平——这是一件极好的事情。  ● 竞争者对手的反应是各种各样的,其它
  3. 所属分类:其它

    • 发布日期:2020-12-08
    • 文件大小:373760
    • 提供者:weixin_38750999
  1. 基于ASIC+FPGA的IPv6路由器PoS接口设计

  2. 摘要:提出IPv6路由器PoS接口的设计原则,给出基于PMC公司的PM5380型8×155Mbit/s电路和Xilinx公司VIRTEX-II PRO型大规模可编程器件的155Mbit/s PoS接口硬件设计与实现方案,并对其中关键的FPGA设计技术做了描述。 关键词:IPv6路由器 现场可编程门阵列PoS 网络互通 IP over SDH(PoS)技术是通过SDH提供的高速传输通道直接传送IP分组,它位于数据传输骨干网,使用点到点协议PPP将IP数据包映射到SDH帧上,按各次群相应的线速率
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:86016
    • 提供者:weixin_38737630
« 12 3 4 5 6 7 8 9 10 ... 50 »