注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Allegro中的约束规则设置V1.2.pdf

  2. 一： Physical （ Line/vias ） rule 物理特性（线宽和过孔）约束设置： . . . . . . . . . . . . . 4 1 ） “ Set values ” 设置约束特征值 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2 ） “ At

  3. 所属分类：其它

    • 发布日期：2010-01-13
    • 文件大小：752640
    • 提供者：wjq5588

  1. Allegro小技巧集锦

  2. 1. Allegro颜色设定，保存，调入和显示..........................................................................................3 2. 如何加入不同的via.........................................................................................................................

  3. 所属分类：其它

    • 发布日期：2010-06-01
    • 文件大小：940032
    • 提供者：grfyzq

  1. Allegro差分走线详解

  2. 教你如何设置差分对，设置差分规则，走差分线。

  3. 所属分类：硬件开发

    • 发布日期：2010-10-20
    • 文件大小：776192
    • 提供者：caomingsi

  1. Allegro中的约束规则设置

  2. 目录 一：Physical（Line/vias）rule 物理特性（线宽和过孔）约束设置：............. 4 1）“Set values”设置约束特征值....................................................................5 2）“Attach property”绑定约束..................................................................... 6 3）

  3. 所属分类：医疗

    • 发布日期：2013-04-01
    • 文件大小：752640
    • 提供者：billzhou06

  1. ALLEGRO 高级约束规则 _ .pdf

  2. ALLEGRO约束规则_ .pdf 在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 constraint 规则，并将这些规则分配到各类 net group 上。下面以 ddr 为例，具体说明这些约束设置的具体步骤。 1． 布线要求 DDR 时钟: 线宽 10mil，内部间距 5mil，外部间距 30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil 以 内 DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成菊花链

  3. 所属分类：硬件开发

    • 发布日期：2013-04-23
    • 文件大小：1048576
    • 提供者：yuanqing17

  1. Allegro小技巧集锦

  2. 1. Allegro颜色设定，保存，调入和显示..........................................................................................3 2. 如何加入不同的via.........................................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-09-27
    • 文件大小：940032
    • 提供者：h121894924

  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。 如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步，确定拓补结构（仅在多片DDR芯片时有用） 首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3

  3. 所属分类：硬件开发

    • 发布日期：2018-04-20
    • 文件大小：2097152
    • 提供者：fanpeng314

  1. 网PCB口走线注意事项

  2. allegro、PCB、网口走线注意规则设计、差分线走线注意事项，阻抗设计

  3. 所属分类：硬件开发

    • 发布日期：2018-12-26
    • 文件大小：214016
    • 提供者：weixin_43998595

  1. Allegro使用技巧总结.rar

  2. 1. Allegro颜色设定，保存，调入和显示...................... 2. 如何加入不同的via...................................................... 3. 如何让Allegro显示实心焊盘...................................... 4. 如何让Allegro与Concept-HDL实现反向标注............ 5. 如何使用FIX.......................

  3. 所属分类：其它

    • 发布日期：2019-07-09
    • 文件大小：923648
    • 提供者：weixin_39840387

  1. 利用Allegro实现嵌入式系统高速电路布线设计

  2. 随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率达到100MHZ以上，传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：154624
    • 提供者：weixin_38695061

  1. SDRAM的布线规则 基于Allegro嵌入式高速电路布线设计

  2. 随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率达到100MHZ以上，传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作.以ARM9微处理器EP9315为的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的SDRAM和IDE等长走线、关键信号的阻抗控制和差分走线是本文的重点，同时以cirrus logic公司的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：184320
    • 提供者：weixin_38674050