注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. allegro约束设置

  2. Allegro 16.0 以后版本的约束规则设置较之前有很大改变，对于用惯了 15.x 的人来说，很多不习惯新的约束管理器约束，大家有兴趣的可以下载！！

  3. 所属分类：专业指导

    • 发布日期：2009-09-09
    • 文件大小：967680
    • 提供者：skyhuo

  1. Allegro约束规则设置步骤.pdf

  2. Allegro约束规则设计,pcb设计规则设计.

  3. 所属分类：专业指导

    • 发布日期：2009-11-06
    • 文件大小：239616
    • 提供者：fengyechenjun

  1. Allegro中的约束规则设置V1.2.pdf

  2. 一： Physical （ Line/vias ） rule 物理特性（线宽和过孔）约束设置： . . . . . . . . . . . . . 4 1 ） “ Set values ” 设置约束特征值 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2 ） “ At

  3. 所属分类：其它

    • 发布日期：2010-01-13
    • 文件大小：752640
    • 提供者：wjq5588

  1. ALLEGRO约束规则设置

  2. 对于约束规则的设置。在网上是比较难找到合适的。这个是以DDR为范本。相对来说是比较有意义的。

  3. 所属分类：专业指导

    • 发布日期：2010-04-26
    • 文件大小：239616
    • 提供者：wh23jiang

  1. Allegro_约束规则设置(DDR_为例)

  2. Allegro_约束规则设置步骤_以DDR_为例，

  3. 所属分类：硬件开发

    • 发布日期：2011-05-20
    • 文件大小：219136
    • 提供者：wind1698

  1. Allegro16.3约束规则

  2. Allegro16.3约束规则，cadence16.3软件中allegro约束的相关文档，约束的设置过程

  3. 所属分类：硬件开发

    • 发布日期：2011-06-12
    • 文件大小：2097152
    • 提供者：zhuhaijun756

  1. ALLEGRO约束规则设置步骤

  2. 详细描述ALLEGRO约束规则设置步骤，图文并茂，以DDR为例进行说明，有代表性

  3. 所属分类：电信

  1. ALLEGRO约束规则设置步骤(以DDR为例

  2. ALLEGRO约束规则设置步骤(以DDR为例).rar

  3. 所属分类：嵌入式

    • 发布日期：2011-09-10
    • 文件大小：283648
    • 提供者：sunny_dg_1212

  1. ALLEGRO 约束规则设置步骤（以DDR 为例）

  2. 详细介绍了ALLEGRO 约束规则设置步骤（以DDR 为例），对于初学者很有帮助

  3. 所属分类：嵌入式

    • 发布日期：2012-02-18
    • 文件大小：239616
    • 提供者：houhei84541

  1. ALLEGRO约束规则设置步骤(以DDR为例).pdf

  2. ALLEGRO 约束规则设置步骤 学习专项进阶

  3. 所属分类：专业指导

    • 发布日期：2012-04-26
    • 文件大小：239616
    • 提供者：gordenzhou

  1. Allegro 16.3之约束设置

  2. 很详细的Allegro约束规则设置，有图有文字，一看就会明白！

  3. 所属分类：专业指导

    • 发布日期：2013-01-16
    • 文件大小：1048576
    • 提供者：zhao_cheng27

  1. Allegro中的约束规则设置

  2. 目录 一：Physical（Line/vias）rule 物理特性（线宽和过孔）约束设置：............. 4 1）“Set values”设置约束特征值....................................................................5 2）“Attach property”绑定约束..................................................................... 6 3）

  3. 所属分类：医疗

    • 发布日期：2013-04-01
    • 文件大小：752640
    • 提供者：billzhou06

  1. ALLEGRO 高级约束规则 _ .pdf

  2. ALLEGRO约束规则_ .pdf 在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 constraint 规则，并将这些规则分配到各类 net group 上。下面以 ddr 为例，具体说明这些约束设置的具体步骤。 1． 布线要求 DDR 时钟: 线宽 10mil，内部间距 5mil，外部间距 30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil 以 内 DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成菊花链

  3. 所属分类：硬件开发

    • 发布日期：2013-04-23
    • 文件大小：1048576
    • 提供者：yuanqing17

  1. ALLEGRO 约束规则设置步骤（以DDR 为例）

  2. ALLEGRO 约束规则设置步骤（以DDR 为例）

  3. 所属分类：硬件开发

  1. ALLEGRO高级_约束规则设置步骤

  2. ALLEGRO高级_约束规则设置步骤

  3. 所属分类：硬件开发

    • 发布日期：2013-05-02
    • 文件大小：1048576
    • 提供者：u010540244

  1. ALLEGRO 约束规则设置步骤（以DDR 为例）

  2. ALLEGRO 约束规则设置步骤（以DDR 为例）

  3. 所属分类：专业指导

    • 发布日期：2014-01-03
    • 文件大小：239616
    • 提供者：u011336207

  1. Allegro的约束规则详解-包括各种等长，pin-pad等长，非常详细

  2. Allegro的约束规则详解-包括各种等长，pin-pad等长，非常详细

  3. 所属分类：硬件开发

    • 发布日期：2015-01-29
    • 文件大小：5242880
    • 提供者：cjpconglangggg

  1. Allegro约束规则设置

  2. Allegro约束规则设置Allegro约束规则设置

  3. 所属分类：硬件开发

    • 发布日期：2015-05-03
    • 文件大小：752640
    • 提供者：yoyoxiaotian

  1. ALLEGRO 约束规则设置步骤（以DDR 为例）

  3. 所属分类：硬件开发

    • 发布日期：2016-09-20
    • 文件大小：239616
    • 提供者：jupiternaoh

  1. Allegro16.6约束规则设置详解(图文并茂)

  2. Allegro16.6约束规则设置详解(图文并茂) ，描述allegro规则设置

  3. 所属分类：硬件开发

    • 发布日期：2018-01-03
    • 文件大小：5242880
    • 提供者：jiefeng1999
« 12 »