AngeliaLite 概述 具有OpenHPSDR v2兼容协议的两个ADC HF / 50MHz直接采样SDR收发器。 前一段时间，我为其他项目设计了一个SDR模块。 该模块具有两个RX输入（具有DVGA和14位AD9255 ADC）和一个TX输出（具有14位AD9744 DAC）。 还有Cyclone 4 FPGA EP4CE22E22，配置存储器以及用于时钟和上电的所有必要组件。 低噪声ABLJO-155.52MHz VCXO的ADC时钟频率为77.76MHz，DAC时钟频率为155.