注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 51三字节浮点库包括32个子程序

  2. 1: FSDT 功能:浮点数格式化 2: FADD 功能:浮点数加法 3: FSUB 功能:浮点数减法 4: FMUL 功能:浮点数乘法 5: FDIV 功能:浮点数除法 6: FCLR 功能:浮点数清零 7: FZER 功能:浮点数判零 8: FMOV 功能:浮点数传送 9: FPUS 功能:浮点数压栈 10: FPOP 功能:浮点数出栈 11: FCMP 功能:浮点数代数值比较不影响待比较操作数 12: FABS 功能:浮点绝对值函数 13: FSGN 功能:浮点符号函数 14: FINT

  3. 所属分类：其它

    • 发布日期：2010-04-06
    • 文件大小：292864
    • 提供者：boy_scarecrow

  1. AVR汇编关于计算的小程序

  2. AVR汇编中计算：定点运算和定点数制转换 1.十进制数（在R16中）左移调整子程序2.bcd码减法调整子程序,差在R16中3.bcd码（在R16中）右移调整子程序，4.4字节压缩bcd码相加子程序。5.多字节压缩bcd码相加子程序。。。。。。。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-07
    • 文件大小：2048
    • 提供者：cdffe

  1. 汇编语言指令系统、伪指令

  2. 数据 传送 指令 通用数据传送指令 传送指令MOV 堆栈操作指令PUSH、POP 交换指令XCHG 地址传送指令 LEA、LDS、LES 标志传送指令 LAHF、SAHF、PUSHF、POPF　 查表转换指令 XLAT 　 算术 　 运算 　 指令 　　　　 二进制加法指令 ADD、ADC 加1指令INC 二进制减法指令 SUB、SBB指令、CMP、DEC、NEG 二进制乘法指令 MUL、IMUL 二进制除法指令 DIV、IDIV指令 十进制算术运算 非压缩BCD码调整指令AAA、AAS、AA

  3. 所属分类：硬件开发

    • 发布日期：2010-06-24
    • 文件大小：732160
    • 提供者：hongzhu001

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. 微机接口及应用教程 微型计算机

  2. 第一章　微型计算机概述 本章前言 §1.1 微型计算机的特点和发展 §1.2 微处理器、微型计算机和微型计算机系统 1.2.1 微处理器 1.2.2 微型计算机系统 §1.3 微型计算机的应用 本章小结 第二章　8086微处理器 本章前言 §2.1 8086CPU的编程结构 2.1.1 8086CPU的编程结构 2.1.2 8086CPU的寄存器 §2.2 8086/8088CPU的引腿信号和工作模式 2.2.1 最小模式和最大模式 2.2.2 8086/8088最小模式下的引腿与典型配置 §

  3. 所属分类：硬件开发

    • 发布日期：2010-08-24
    • 文件大小：1048576
    • 提供者：yesono

  1. bcd码大数计算源码

  2. bcd大数计算源码（vb） 加法 减法 乘法 除法

  3. 所属分类：VB

    • 发布日期：2010-10-02
    • 文件大小：19456
    • 提供者：icbcnetone

  1. 汇编指令大CHM格式的

  2. 数据 传送 指令 通用数据传送指令 传送指令MOV 堆栈操作指令PUSH、POP 交换指令XCHG 地址传送指令 LEA、LDS、LES 标志传送指令 LAHF、SAHF、PUSHF、POPF　 查表转换指令 XLAT 　 算术 　 运算 　 指令 　　　　 二进制加法指令 ADD、ADC 加1指令INC 二进制减法指令 SUB、SBB指令、CMP、DEC、NEG 二进制乘法指令 MUL、IMUL 二进制除法指令 DIV、IDIV指令 十进制算术运算 非压缩BCD码调整指令AAA、AAS、AA

  3. 所属分类：硬件开发

    • 发布日期：2011-01-02
    • 文件大小：732160
    • 提供者：why219288

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. BCD码减法实现程序

  2. BCD码减法实现程序，非常完整，采用Verilog HDL语言实现。-BCD subtraction to achieve program code, very complete, using Verilog HDL language.

  3. 所属分类：硬件开发

    • 发布日期：2011-07-04
    • 文件大小：50176
    • 提供者：link23945

  1. HT MCU 加、减、乘、除法

  2. 本程序包含八位、十六位、二十四位及三十二位定点数据的基本运算。 基本的运算包括：加法（有符号、无符号）、减法（有符号、无符号）、乘法（有符号、无 符号）、除法（有符号、无符号）、BCD 码的加、减法、BCD 码与二进制码的相互转换等等。

  3. 所属分类：其它

    • 发布日期：2011-08-27
    • 文件大小：46080
    • 提供者：fengsy168

  1. 汇编语言程序设计.林邦杰.陈明

  2. 第1章 基本知识 1-1 汇编语言介绍 1-1-1 程序设计语言分类 1-1-2 汇编语言程序设计的意义 1-2 位及字节 1-3 二进制数 1-3-1 数字系统 1-3-2 补码 1-3-3 BCD码 1-4 十六进制表示法 1-5 ASCII码 1-6 个人计算机组成 1-6-1 处理器 1-6-2 内部存储器 1-6-3 段与地址 1-6-4 寄存器 1-7 硬件中断 课后习题 第2章 程序加载并执行 2-1 操作系统的组成 2-2 BIOS启动程序 2-3 系统加载程序 2-4 堆栈

  3. 所属分类：其它

    • 发布日期：2011-09-14
    • 文件大小：36700160
    • 提供者：xuanner

  1. BCD码减法程序led数码管显示

  2. 将两个多位十进制数相加，要求被加数，加数均以ASCII码形式按顺序存放在以DATA1和DATA2为首的5个内存单元中（低位在前），结果送回RESULT处，并在数码管中显示。

  3. 所属分类：其它

    • 发布日期：2012-12-05
    • 文件大小：3072
    • 提供者：wang990099

  1. 汇编语言编码

  2. 非BCD码的编程，利用非BCD码进行减法运算：5621-4203并输出结果

  3. 所属分类：其它

    • 发布日期：2013-05-05
    • 文件大小：387
    • 提供者：u010574071

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. verilog HDL经典实例135例

  2. 《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并

  3. 所属分类：嵌入式

    • 发布日期：2009-04-04
    • 文件大小：158720
    • 提供者：ljj0709

  1. 天津大学2014数字逻辑期末考试及答案.rar

  2. 天津大学 2014 一 2015 学年第二学期期末考试试题（答案）考试科目：数宇逻辑电路试卷类别： 3 卷考试时间： 120 分钟奸名 ― 学号跪号四总分得分口口口口口口口口口口口口口口口口介 J ，丫口月口‘江 l } , , ' r 补） ' 一、选择．（每小． 2 分．共 20 分）八进制（ 273 ) ，中．它的第三位数 2 的位权为 B A . ( 128 ) 10 B . （科） 10 C . ( 25 外 0 D . ( 8 ) 1 . 2 ．己知逻辑表达式 F . ^ B ＋众＋

  3. 所属分类：专业指导

    • 发布日期：2020-02-05
    • 文件大小：464896
    • 提供者：weixin_44740130

  1. 阿尔泰 USB2815数据采集卡硬件说明书.pdf

  2. 阿尔泰 USB2815数据采集卡硬件说明书pdf,USB数据采集卡USB2815如何接信号线，如何使用的详细介绍硬件说明书。USB2815数据采集卡硬件使用说明书 版本;6.1.12 、AD内触发功能… 15 、AD外触发功能 第二节、AD内时钟与外时钟功能的使用方法 15 、AD内时钟功能… 15 AD外时钟功能. 16 第三节、AD连续与分组采集功能的使用方法 16 、AD连续采集功能 AD分组采集功能 第八章定时汁计数器8254的使用方法 19 第一节、六种工作方式概述 19 第二节、对木

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：648192
    • 提供者：weixin_38743737

  1. 多字节BCD码减法汇编语言程序

  2. 入口条件：字节数在R7中，被减数在[R0]中，减数在[R1]中。 出口信息：差在[R0]中，最高位借位在CY中。

  3. 所属分类：其它

    • 发布日期：2020-08-25
    • 文件大小：18432
    • 提供者：weixin_38645434
« 12 »