您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于FPGA的BCH译码器的实现

  2. 详细介绍了BCH 的编译码方法以及实现,所实现的编译码其能对BCH进行正确的编码和译码。还给出了Quarts软件平台下的仿真结果以及该编译码器的实际应用结果。
  3. 所属分类:专业指导

    • 发布日期:2011-12-03
    • 文件大小:262144
    • 提供者:sweets6488
  1. NAND+Flash控制器的BCH编译码器设计

  2. NAND+Flash控制器的BCH编译码器设计,
  3. 所属分类:硬件开发

    • 发布日期:2012-05-30
    • 文件大小:146432
    • 提供者:aking5258
  1. DVB-S2中BCH码编译码器设计与仿真实现

  2. DVB-S2中BCH码编译码器设计与仿真实现
  3. 所属分类:电信

    • 发布日期:2014-02-21
    • 文件大小:1048576
    • 提供者:u012998432
  1. 数字音视频技术及应用.pdf3-3

  2. 本书分三个压缩包,请下载全三个才解压 第1章 数字电视系统概述 1.1 数字电视的基本概念 1.1.1 数字电视技术概述 1.1.2 数字电视的种类 1.2 数字电视的优点 1.3 数字电视系统组成及关键技术 1.3.1 数字电视系统组成 1.3.2 数字电视系统关键技术 1.4 数字电视传输系统的主要性能指标 1.4.1 数字传输系统的有效性指标 1.4.2 数字传输系统的可靠性指标 1.4.3 数字传输系统的抗干扰能力指标 1.4.4 信道容量 1.4.5 编码效率 1.4.6 频带利用率
  3. 所属分类:电信

    • 发布日期:2014-06-18
    • 文件大小:36700160
    • 提供者:xiaojunzhouqin
  1. DVB-S2标准LDPC码编译码器的研究与设计

  2. 本文的研究对象为DVB-S2标准LDPC ( Low-Density-Parity-Check)码, 分析了该标准LDPC码的编码特点,研究了LDPC码各译码算法的性能。根据 校验更新算法译码算法分为:BP算法、最小和及其修正算法和折线近似算法; 从更新顺序上分为:并行译码和分层译码等。在硬件实现上,编码器充分利用 FPGA的资源,利用104个具有五级流水线结构的“Parity address和 Parity data bit计算单元”,832个可以动态配置的双口1x1024 RAM阵列(pa
  3. 所属分类:硬件开发

    • 发布日期:2018-04-13
    • 文件大小:2097152
    • 提供者:qq_41904820
  1. systemview现代通信相关仿真.zip

  2. 包含的仿真实例:信号的平方 ,双边带调幅信号的频谱 ,拉普拉斯系统 ,三阶系统的根轨迹与波特图计算 ,SSB移相法形成 ,间接法调频 ,阿姆斯特兰朗法调频 ,FM积分鉴频器的仿真 ,声音通过FM传输 ,用一阶锁相环实现的FM解调器 ,直接式数字锁相环频率合成器 ,波形无失真传输的条件 ,观察眼图 ,观察3元数据的眼图 ,幅度键控的OOK法生成 ,用科斯塔斯(COSTAS)锁相环恢复2DPSK信号 ,短波8AFSK调制解调器 ,QPSK信号的解调 ,QAM调制与解调 ,MSK调制与解调 ,抽样定理
  3. 所属分类:电信

    • 发布日期:2020-06-06
    • 文件大小:81920
    • 提供者:qq_41627288
  1. 基于FPGA的RS(255,239)编译码器

  2. RS(Reed—Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。
  3. 所属分类:其它

    • 发布日期:2020-07-31
    • 文件大小:273408
    • 提供者:weixin_38677260
  1. RS编码器的优化设计及FPGA实现

  2. 引言Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的,简称为RS码。这是一类具有很强纠错能力的多进制BCH码,既能纠正随机错误,也能纠正突发错误,也是一类典型的代数几何码。RS码一直以来都是国际通信领域研究的热点之一。本文以战术军用通信系统的首选码RS(31,15)码为例,对生成多项式进行了优化,并采用查表法的原理极大地提高了编码器运算数据的能力,缩短了运算周期,最终利用VHDL语言编译,在FPGA中实现,得到了正确的RS编译码。1RS编码原理能纠正t个错误的R
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:697344
    • 提供者:weixin_38678394
  1. DSP中的一种卷积编译码盘的解决方案

  2. 对于一般的线性分组码(如循环码、BCH码等),它们的共同特点是:一个码字的监督单元仅与本码组的k位信息码元有关,与其它码字的码元无关。而卷积码的特点在于本组的码元不仅与当有输入的k个信息有关,而且还与前面m个时刻输入的信息有关。卷积码的纠错能力随着m的增加而增大,而差错率随着m的增加而指数下降。在编码效率与设备复杂性相同的前提下,卷积码的性能优于分组码。随着大规模集成电路技术的发展,采用维特比译码的卷积编码技术已成了广泛采用的纠错方案。在本系统中,输入卷积编码器的信息序列是32Kbit/s的比特
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:184320
    • 提供者:weixin_38701952
  1. EDA/PLD中的基于FPGA的RS(255,239)编译码器设计

  2. RS(Reed-Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。   RS(Reed-Solomon)码是差错控制领域中的一种重要线性分组码,既能纠正随机错误,又能纠正突发错误,且由于其出色的纠错能力,已被NASA、ESA、CCSDS等空间组织接受,用于空间信道纠错。本文研
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:362496
    • 提供者:weixin_38729269
  1. BCH编译码器的FPGA设计及SoPC验证

  2. 针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:283648
    • 提供者:weixin_38529239
  1. 基于FPGA的北斗导航电文译码器的研究与设计

  2. 通过对北斗导航电文BCH纠错编译码方式的深入理解和研究,提出了一种基于并行数据处理的BCH译码器的设计方案。该方案利用FPGA对BCH电文进行并行处理,在一个时钟周期内实现电文译码,提高了BCH解码模块的译码效率;同时给出了系统各个模块的Modelsim仿真结果与分析,验证了设计的可行性。本设计对提高接收机的基带数据处理性能有一定的参考和指导意义。
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:881664
    • 提供者:weixin_38571992
  1. 通信与网络中的RS通信编码器的优化设计及FPGA实现

  2. 引言   Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的,简称为RS码。这是一类具有很强纠错能力的多进制BCH码,既能纠正随机错误,也能纠正突发错误,也是一类典型的代数几何码。RS码一直以来都是国际通信领域研究的热点之一。   本文以战术军用通信系统的首选码RS(31,15)码为例,对生成多项式进行了优化,并采用查表法的原理极大地提高了编码器运算数据的能力,缩短了运算周期,最终利用VHDL语言编译,在FPGA中实现,得到了正确的RS编译码。   1 RS
  3. 所属分类:其它

    • 发布日期:2020-11-04
    • 文件大小:505856
    • 提供者:weixin_38660624
  1. 如何基于并行流水线技术进行RS255/RS233译码器设计?

  2. RS纠错编码是目前有效、应用广泛的差错控制编码之一,是一种纠错能力很强的多进制BCH码,也是一类典型的代数几何码。它是由里德(Reed)和索洛蒙(Solomon)应用MS多项式于1960年首先构造出来的。  RS码被广泛用于差错控制系统中,以提高数据的可靠性,而且可以用来构造其他码类,如级联码。在无线通信、卫星通信、磁或光存储以及网络通信中RS码也有较为广泛的应用。RS码不仅具有良好的随机纠错和突发纠错能力,而且有低复杂度的编译码算法,因此被国际电信联盟(ITU)推荐为光纤子系统的前向纠错(FE
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:165888
    • 提供者:weixin_38695751
  1. 基于FPGA的RS(255,239)编译码器设计

  2. RS(Reed-Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。   RS(Reed-Solomon)码是差错控制领域中的一种重要线性分组码,既能纠正随机错误,又能纠正突发错误,且由于其出色的纠错能力,已被NASA、ESA、CCSDS等空间组织接受,用于空间信道纠错。本文研
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:400384
    • 提供者:weixin_38519060