注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 定点乘法器硬件描述语言的设计

  2. 用硬件描述语言设计乘法器。基于BOOTH算法。

  3. 所属分类：其它

    • 发布日期：2009-09-06
    • 文件大小：471040
    • 提供者：wj_wcy

  1. booth乘法器(经典中的经典)

  2. booth乘法器首先,当然是研究Booth算法了,然后就是那一组数举例,对着每一次运算分析,理解算法每一步骤原因,再后就是画状态图,确定每一步的作用.然后就是写了…不过,这次写的时候,懂哥觉得难以平衡multiplier和multiplicant的移位和运算,于是参考了西里提书上的一个思路,就是在处理时序乘法器处理011(或者100)情况时,十分精巧地将被乘数移一位后和乘积相加,然后再移动一位,在这些动作之后,位置指针都同时到了下一位Yi中当两次移位后,正确地移到了运算结束后的位置.

  3. 所属分类：其它

    • 发布日期：2010-04-29
    • 文件大小：697
    • 提供者：ntuzhangshun

  1. 多位乘法器的多阶BOOTH算法的实现

  2. 多位乘法器的多阶BOOTH算法的实现 多位乘法器的多阶BOOTH算法的实现

  3. 所属分类：嵌入式

    • 发布日期：2011-03-29
    • 文件大小：174080
    • 提供者：sysande

  1. booth 乘法器 test bench

  2. booth 乘法器的测试代码 test bench

  3. 所属分类：软件测试

    • 发布日期：2011-05-14
    • 文件大小：17408
    • 提供者：jing_jack

  1. 8位booth乘法器

  2. 8位booth乘法器的Verilog 代码和在Modlesim下的仿真

  3. 所属分类：硬件开发

    • 发布日期：2011-05-23
    • 文件大小：141312
    • 提供者：alexlo2008

  1. 基于booth算法的乘法器的verilog HDL实现

  2. 基于booth算法的乘法器的verilog HDL实现。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-23
    • 文件大小：4096
    • 提供者：tangminnudt

  1. 64bit 乘法器

  2. 64位booth整数乘法器，在.13工艺库下综合能达到500MHz，采用了流水线技术

  3. 所属分类：嵌入式

    • 发布日期：2011-12-22
    • 文件大小：70656
    • 提供者：tangminnudt

  1. 8位Booth乘法器

  2. Booth乘法器及测试 8*8bit booth 乘法器及测试 module multiplier(prod, busy, mc, mp, clk, start); output [15:0] prod;// short for product output busy; input [7:0] mc, mp;// multiplicand multipier input clk, start; reg [7:0] A, Q, M; reg Q_1; reg [3:0] count;

  3. 所属分类：硬件开发

    • 发布日期：2011-12-29
    • 文件大小：3072
    • 提供者：wangpei159

  1. booth乘法器设计报告

  2. 华中科大的booth乘法器报告，写的很详细，包括原理和代码

  3. 所属分类：嵌入式

    • 发布日期：2012-05-28
    • 文件大小：838656
    • 提供者：hustsqf

  1. fpga乘法器设计

  2. 这是乘法器的一种思路.运用了华莱士树的算法,并且有booth算法作为补充,是一种高效可靠的乘法器思路.

  3. 所属分类：其它

    • 发布日期：2013-04-23
    • 文件大小：142336
    • 提供者：u010423300

  1. 64位booth乘法器

  2. 64位booth乘法器

  3. 所属分类：其它

    • 发布日期：2013-05-23
    • 文件大小：196608
    • 提供者：u010462984

  1. 非二进制编码的乘法器VHDL实现

  2. 非二进制编码的乘法器VHDL实现，csd编码，booth编码！程序长度适中，很有技巧，对乘法器的深入理解并编程

  3. 所属分类：其它

    • 发布日期：2013-06-24
    • 文件大小：33792
    • 提供者：dongxian123

  1. 乘法器设计

  2. 32bit乘法器设计，使用booth编码和Wallance tree设计

  3. 所属分类：硬件开发

    • 发布日期：2014-09-18
    • 文件大小：2097152
    • 提供者：qq_18305307

  1. booth乘法器实现

  2. 基于booth算法的乘法器，采用移位来代替普通加法，对于FPGA等移位快于加法的器件很有参考价值

  3. 所属分类：其它

    • 发布日期：2015-05-20
    • 文件大小：1048576
    • 提供者：sulinxiao123

  1. booth乘法器

  2. booth乘法器,十八位，利用Verilog进行编写，src为源码文件。

  3. 所属分类：硬件开发

    • 发布日期：2016-01-16
    • 文件大小：23552
    • 提供者：alex_mxy

  1. 基于booth算法的乘法器代码

  2. 基于booth算法的乘法器代码，清晰实用！可复用性强

  3. 所属分类：其它

    • 发布日期：2008-12-09
    • 文件大小：4096
    • 提供者：wjmde678

  1. booth乘法器verilog HDL代码

  2. booth乘法器verilog HDL代码,希望和我一样的初学借鉴，更希望高手指点一下

  3. 所属分类：其它

    • 发布日期：2009-01-20
    • 文件大小：141312
    • 提供者：tyfjkb

  1. Verilog 32位booth乘法器

  2. 32位有符号数Booth乘法器，用Verilog代码实现，只是初级的设计。

  3. 所属分类：嵌入式

    • 发布日期：2019-09-30
    • 文件大小：3072
    • 提供者：fllow_you_heart

  1. 基于booth算法的乘法器的verilog实现

  2. 8位Booth乘法器设计,8位乘8位的基2的booth乘法器的verilog实现。满足1)利用硬件描述语言描述8位数乘法器运算；2)输入为复位信号、乘法执行按键；3）时钟信号为开发板上时钟信号。

  3. 所属分类：硬件开发

    • 发布日期：2020-05-28
    • 文件大小：2048
    • 提供者：weixin_47989126

  1. 基于异步NOC机制的Booth乘法器设计

  2. 基于异步NOC机制的Booth乘法器设计

  3. 所属分类：其它

    • 发布日期：2021-03-23
    • 文件大小：2097152
    • 提供者：weixin_38629130
« 12 3 »