注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog硬件描述语言讲义1.ppt

  2. 随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早，语法严格，而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。 VHDL和Verilog HDL两者相比，VHDL的书写规则比Verilog烦琐一些，但verilog自由的语法也容易让少数初学者出错。 国外电子专业很多会在本科阶段教授VHDL,在研究生阶段教授verilog。从国内来看，VHDL的参考书很多，便于查找

  3. 所属分类：C

    • 发布日期：2009-07-16
    • 文件大小：4194304
    • 提供者：wangchao5670347

  1. 频谱分析仪的几种实现方法

  2. 音频分析仪的实现方案，包括用C语言实现的源程序，用FPGA实现的论述和论文以及外围硬件，以及用ARM７实现的原理简述，和一些必要的资料

  3. 所属分类：硬件开发

    • 发布日期：2009-08-05
    • 文件大小：1048576
    • 提供者：ldmemily

  1. 实用c语言FPGA编程

  2. 一本很好的C语言fpga编程指导…… 将fpga定制升级为系统，可以用c语言编写fpga程序，能实现单步调试等功能！

  3. 所属分类：C

    • 发布日期：2009-08-14
    • 文件大小：17825792
    • 提供者：ltizhao

  1. 实用C语言FPGA编程(Practical FPGA Programming in C.rar

  2. 实用C语言FPGA编程(Practical FPGA Programming in C，网上原版。

  3. 所属分类：C

    • 发布日期：2010-03-24
    • 文件大小：17825792
    • 提供者：Niulibing

  1. 常用C语言算法大全很有用的

  2. C语言经典算法大全，深入学习C语言的必备，也是学习单片机和FPGA所必须的。

  3. 所属分类：C

    • 发布日期：2010-03-28
    • 文件大小：313344
    • 提供者：dongyaming0

  1. Nios系统设计和C语言编程

  2. nios系统的初级设计 以及nios中c语法的相关运用，资源较大分10分传，下载10个才能解压。

  3. 所属分类：C

    • 发布日期：2010-03-28
    • 文件大小：1048576
    • 提供者：chanafanghua

  1. 实用C语言FPGA编程(Practical FPGA Programming in C)(英文版).chm

  2. 实用C语言FPGA编程(Practical FPGA Programming in C)(英文版).chm

  3. 所属分类：C

    • 发布日期：2010-04-08
    • 文件大小：17825792
    • 提供者：hanweiwallywang

  1. NIOS II的7个C语言源码

  2. NIOS II的7个C语言源码 NIOS II的7个C语言源码

  3. 所属分类：C

    • 发布日期：2010-04-09
    • 文件大小：9216
    • 提供者：wdd1yx

  1. 芯片测试仪程序c语言，总线方式

  2. 总线方式可以与fpga联合，基于单片机的c语言，容易懂

  3. 所属分类：其它

    • 发布日期：2011-05-06
    • 文件大小：200704
    • 提供者：realbinforever

  1. 使用C语言开发FPGA

  2. 介绍怎样使用C语言开发FPGA，感兴趣的可以看看。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-29
    • 文件大小：413696
    • 提供者：xm1076709179

  1. 从C语言到FPGA高手

  2. 从C语言到FPGA高手 FPGA入门教程 pdf 格式

  3. 所属分类：硬件开发

    • 发布日期：2012-05-17
    • 文件大小：128000
    • 提供者：sangzijin

  1. 经典C语言100例

  2. c语言题库!和大家一起分享!特别是考三级的学生一定要看!!!!!

  3. 所属分类：C

  1. C语言中关于位域的概念和使用

  2. 描述了在C语言中如何对数据的位进行操作，使用FPGA的嵌入式设计应用

  3. 所属分类：C

    • 发布日期：2013-05-09
    • 文件大小：222208
    • 提供者：danzaibin002

  1. JPEG2000核心编码C语言实现及图像验证系统设计

  2. 硕士论文 JPEG2000 是由ISO/ITU-T 制定的新一代的静止图像压缩标准。与JPEG 不同，JPEG2000 基于离 散小波变换，采用嵌入式编码技术(EBCOT)，生成的码流有较强的截断和优化功能，压缩效果优于 JPEG，因而成为当前静止图像编码领域研究的热点。 本文首先介绍了JPEG2000图像编码标准，阐述了JPEG2000标准的优越性，对JPEG2000标准中 第一部分的核心编码系统进行了分析，并完成了核心编码系统中小波变换、位平面编码及算术编码 的C语言程序。 为了对JPEG

  3. 所属分类：C

    • 发布日期：2013-07-19
    • 文件大小：2097152
    • 提供者：thinkpadw700ds

  1. LDPC码译码算法的C语言FPGA编程实现

  2. 结合低密度奇偶校验码（LDPC）的译码算法和最新的现场可编程门阵列（FPGA）技术，提出了一种对低密度 奇偶校验码的最小和算法(MSA)进行C 语言现场可编程门阵列编程实现的新方案。基于Xilinx 公司的Virtex2 系列芯片 XC2V2000，设计实现了一种码长为250，码率为0.5 的（3，6）低密度奇偶校验码译码器，并给出了寄存器传输级(RTL)协同 仿真系统结构，证实了低密度奇偶校验码具有良好的纠错性能，为软件工程师开发基于现场可编程门阵列的嵌入式系统提供 了新的思路。

  3. 所属分类：硬件开发

    • 发布日期：2013-12-26
    • 文件大小：1048576
    • 提供者：tangkailin123

  1. 实用C语言FPGA编程 Practical FPGA Programming in C

  2. 实用C语言FPGA编程 Practical FPGA Programming in C

  3. 所属分类：C

    • 发布日期：2014-01-31
    • 文件大小：17825792
    • 提供者：chengang225

  1. 适用C语言 FPGA 编程

  2. 适用C语言 FPGA 编程 impulse c

  3. 所属分类：C

    • 发布日期：2009-02-05
    • 文件大小：1048576
    • 提供者：xssssl

  1. 电源技术中的C语言平台　缩短SoC前期设计时间

  2. 在设计上能减少结构探索时间的C语言平台，在结构上如何以新思考突破？ 　　以往半导体业者大多使用FPGA(Field Programmable Gate Array)製作样品(Prototype)，接着锁定几项晶片重要规格，依此找出最适合该晶片的结构，这种方式最大缺点是作业时间非常冗长。然而，C语言平台的设计方式则是，利用软体模拟分析检讨晶片结构，以往FPGA平台的样品，大约需要半年左右的结构探索时间，如果採用C语言平台的设计方式，只需要花费约2周~1个月的时间。 　　目前开发最快的是日本冲电

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：167936
    • 提供者：weixin_38622983

  1. EDA/PLD中的Altera为Nois II处理器提供C语言硬件加速工具

  2. Altera公司今天宣布为Nios II系统开发人员提供新的效能工具Nios:registered: II C语言至硬件加速（C2H）编译器，该工具能够有效的提高嵌入式软件的性能。由于越来越多的嵌入式设计使用了FPGA，因此，Nios II C2H编译器的目的是帮助嵌入式系统开发人员提高效率，实现成功的设计。作为Nios II C2H编译器的一部分，Altera还允许第三方工具供应商使用其系统级基本结构，包括Quartus:registered: II SOPC Builder工具，以促进多种电

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：59392
    • 提供者：weixin_38687343

  1. 单片机与DSP中的基于C语言平台——缩短SoC前期设计时间

  2. 在设计上能减少结构探索时间的C语言平台，在结构上如何以新思考突破？ 　　以往半导体业者大多使用FPGA(Field Programmable Gate Array)製作样品(Prototype)，接着锁定几项晶片重要规格，依此找出最适合该晶片的结构，这种方式最大缺点是作业时间非常冗长。然而，C语言平台的设计方式则是，利用软体模拟分析检讨晶片结构，以往FPGA平台的样品，大约需要半年左右的结构探索时间，如果採用C语言平台的设计方式，只需要花费约2周~1个月的时间。 　　目前开发最快的是日本冲

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：168960
    • 提供者：weixin_38663415
« 12 3 4 5 6 7 8 9 10 »