注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Cache一致性-计算机系统结构论文

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：115712
    • 提供者：lichunli8866

  1. 处理机cache的一致性-演讲ppt

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：726016
    • 提供者：lichunli8866

  1. Cache数据库的PPT介绍

  2. 1、INTERSYSTEMS 关于Cache的介绍。 2、Cache数据库的发展。 3、Cache数据库的优点。

  3. 所属分类：Java

    • 发布日期：2010-07-13
    • 文件大小：1048576
    • 提供者：maco_wang

  1. CACHE的发展及其在各类计算机中的工作过程和作用论文

  2. [论文摘要]Cache是一种高速缓冲存储器，是为了解决CPU和主存之间的速度不匹配而采用的一项重要技术，Cache是介于CPU和主存之间的小容量存储器，但存取速度比主存快。Cache随CPU的发展而不断改变，可以概括为：从无到有，由小到大，先外后内，纵深配备，软硬兼施。初期的CPU没有Cache，在80386时期出现外部Cache；80486时期开始有内部仅8kB的Cache。Cache的分级也由L1和L2级，发展到L0和L3级的纵深配备；Cache的大小由当初的8kB，直到Merced的1～

  3. 所属分类：Microsoft

    • 发布日期：2011-10-21
    • 文件大小：1048576
    • 提供者：qiuchenlovelj

  1. 网络Cache功能简介

  2. 介绍了Cache的发展，几种组网架构，以及引入Cache功能对于互联网性能的提升效果等

  3. 所属分类：网络基础

    • 发布日期：2011-11-09
    • 文件大小：129024
    • 提供者：zhaoym_ndsc

  1. Cache在嵌入式处理器应用 LCD控制器原理

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cach

  3. 所属分类：其它

    • 发布日期：2011-11-16
    • 文件大小：3145728
    • 提供者：xuwuhao

  1. SSH框架与AJAX技术的Java_Web应用开发

  2. ．Hibernate Hibernate是一个开放源代码的对象关系映射框架，它对JDBC进行了非常轻量级的对象封装，使得Java程序员可以随心所欲的使用对象编程思维来操纵数据库。 Hibernate可以应用在任何使用JDBC的场合，既可以在Java的客户端程序实用，也可以在Servlet/JSP的Web应用中使用，最具革命意义的是，Hibernate可以在应用EJB的J2EE架构中 取代CMP，完成数据持久化的重任。 大多数开发机构经常采取创建各自独立的数据持久层。一旦底层的数据结构发生改变，

  3. 所属分类：Java

    • 发布日期：2012-03-19
    • 文件大小：277504
    • 提供者：yjhtg

  1. Cache低功耗结构设计技术现状.doc

  2. 纵观计算机系统和微处理器的发展，随着半导体加工工艺水平的不断提高，CPU和存储器的性能都有了很大的提高。CPU频率的提高，必然要求系统中存储器的存取速度要提高，还要求其容量要增大。主存储器DRAM容量的提高还是比较快的，但是DRAM读取时间的提高却很慢。从而在速度上与CPU主频的提高产生了极不相配的情况，这样会影响整个系统的性能。CPU设计的问题之一就是解决高速CPU和低速DRAM之间的平衡或匹配问题，以求系统性能的整体提高。在它们之间加入高速缓冲存储器Cache，就是这个问题的解决方案之一。

  3. 所属分类：专业指导

    • 发布日期：2009-04-19
    • 文件大小：604160
    • 提供者：freemonkey91

  1. Cache在嵌入式处理器中的使用问题

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：110592
    • 提供者：weixin_38719564

  1. 专用芯片技术中的让芯片的性能成倍增加 多核处理器的九大关键技术

  2. 与单核处理器相比，多核处理器在体系结构、软件、功耗和安全性设计等方面面临着巨大的挑战，但也蕴含着巨大的潜能。 　　CMP和SMP一样，致力于发掘计算的粗粒度并行性。CMP可以看做是随着大规模集成电路技术的发展，在芯片容量足够大时，就可以将大规模并行处理机结构中的SMP(对称多处理机)或DSM(分布共享处理机)节点集成到同一芯片内，各个处理器并行执行不同的线程或进程。在基于SMP结构的单芯片多处理机中，处理器之间通过片外Cache或者是片外的共享存储器来进行通信。而基于DSM结构的单芯

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：103424
    • 提供者：weixin_38605144

  1. 嵌入式系统/ARM技术中的S3C2410和MBF200在指纹采集系统中的应用

  2. 1 引言 　　指纹识别即指通过比较不同指纹的细节特征点来进行鉴别。由于每个人的指纹不同，就是同一人的十指之间，指纹也有明显区别，因此指纹可用于身份鉴定。随着计算机和信息技术的发展，FBI和法国巴黎警察局于六十年代开始研究开发指纹自动识别系统（AFIS）用于刑事案件侦破。目前，世界各地的警察局已经广泛采用了指纹自动识别系统。九十年代，用于个人身份鉴定的自动指纹识别系统得到开发和应用。S3C2410处理器是Samsung公司基于ARM公司的ARM920T处理器核，采用0.18um制造工艺的32位微控

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：752640
    • 提供者：weixin_38723559

  1. 基于多核处理器的弹载计算机低功耗设计研究

  2. 低功耗是嵌入式计算机的发展趋势，是弹载计算机设计要解决的关键问题。以基于多核处理器的弹载计算机为例，介绍了功率消耗产生的原理，从处理器、软件设计、Cache设计和可编程逻辑设计等方面对影响弹载计算机系统功耗的因素进行了分析，并提出了低功耗设计的方法和技巧。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：227328
    • 提供者：weixin_38715008

  1. 单片机与DSP中的多核处理器设计九大要素

  2. CMP和SMT一样，致力于发掘计算的粗粒度并行性。CMP可以看做是随着大规模集成电路技术的发展，在芯片容量足够大时，就可以将大规模并行处理机结构中的SMP（对称多处理机）或DSM（分布共享处理机）节点集成到同一芯片内，各个处理器并行执行不同的线程或进程。在基于SMP结构的单芯片多处理机中，处理器之间通过片外Cache或者是片外的共享存储器来进行通信。而基于DSM结构的单芯片多处理器中，处理器间通过连接分布式存储器的片内高速交叉开关网络进行通信。 　　由于SMP和DSM已经是非常成熟的技术了，C

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：97280
    • 提供者：weixin_38660802

  1. 嵌入式系统/ARM技术中的一种带Cache的嵌入式CPU的设计与实现

  2. 摘  要： 基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求，实现指令集为MIPS CPU指令集的一个子集，分析指令处理过程，构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题，采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。 　　随着集成电路设计和工艺技术的发展，嵌入式系统已经在PDA、机顶盒、手机等信息终端中被广泛应用。嵌入式系统具有电路尺寸小、成本低廉、可靠性高、功耗低等

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：183296
    • 提供者：weixin_38689027

  1. 单片机与DSP中的32位DSP两级cache的结构设计

  2. 随着半导体技术的发展，DSP性能不断提高，被广泛应用在控制，通信，家电等领域中。 　　DSP内部核心部件ALU具有极高的处理速度，而外部存储器的速度相对较低，存储系统已成为制约DSP发展的一个瓶颈。本文参照计算机存储结构，利用虚拟存储技术，对存储系统的结构进行了改进。在DSP中引入二级Cache存储器结构，在较小的硬件开销下提高了DSP的工作速度。结合高性能低功耗DSP cache设计这个项目，对两级cache的结构和算法做了探讨。 　　2 cache总体设计 　　传统的存储器主要由Dra

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：187392
    • 提供者：weixin_38713717

  1. 嵌入式系统/ARM技术中的嵌入式系统中的CACHE问题

  2. 摘要：描述了在实时嵌入式系统开发中遇到的与ＣＡＣＨＥ有关的问题。对引起这些问题的原因——ＣＡＣＨＥ和ＲＡＭ的不一致性进行了讨论。最后，提出了解决问题的方法。 关键词：嵌入式实时系统 ＣＡＣＨＥ 不一致性随着社会的发展、人们生活水平的提高，人们对嵌入式计算机应用的要求也越来越高。因此，对嵌入式系统的性能要求也越来越高。明显体现在嵌入式系统的ＣＰＵ速度的不断提高上。但问题也随之而来，嵌入式ＣＰＵ的主频不断地提高，一方面加强了ＣＰＵ的处理能力，另一方面，在速度上造成了与慢速的系统存储器极不相配的

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：83968
    • 提供者：weixin_38528888

  1. 电源技术中的多核处理器的九大关键技术

  2. 单核处理器相比，多核处理器在体系结构、软件、功耗和安全性设计等方面面临着巨大的挑战，但也蕴含着巨大的潜能。     　　CMP和SMT一样，致力于发掘计算的粗粒度并行性。CMP可以看做是随着大规模集成电路技术的发展，在芯片容量足够大时，就可以将大规模并行处理机结构中的SMP（对称多处理机）或DSM（分布共享处理机）节点集成到同一芯片内，各个处理器并行执行不同的线程或进程。在基于SMP结构的单芯片多处理机中，处理器之间通过片外Cache或者是片外的共享存储器来进行通信。而基于DSM结构的单芯片多处

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：96256
    • 提供者：weixin_38706007

  1. 嵌入式系统/ARM技术中的Cache在嵌入式处理器中的使用问题

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cache

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：120832
    • 提供者：weixin_38590775

  1. 多核处理器共享Cache低功耗可重构方法

  2. 随着多核技术的发展，片上cache的容量越来越大，cache作为功耗的主要来源越来越受到更多的关注。如何最大化减少cache功耗而不影响处理器的性能成为当今cache设计的一个重点。本文通过研究cache低功耗的相关技术，提出了一种面向多核共享cache低功耗的重构方法。在共享cache上进行静态重构，分析cache重构的必要性，然后在cache访问的过程中加入重构策略。最后实验证明在性能平均损失4%的情况下，功耗平均降低了18%左右，达到了在性能损失很小的情况下较大程度地降低功耗。

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：750592
    • 提供者：weixin_38690149

  1. 多核处理器面向低功耗的共享Cache划分方案

  2. 随着多核处理器的发展,片上Cache的容量随之增大,其功耗占整个芯片功耗的比率也越来越大。如何减少Cache的功耗,已成为当今Cache设计的一个热点。本文研究了面向低功耗的多核处理器共享Cache的划分技术(LP-CP)。文中提出了Cache划分框架,通过在处理器中加入失效率监控器来动态地收集程序的失效率,然后使用面向低功耗的共享Cache划分算法,计算性能损耗阈值范围内的共享Cache划分策略。我们在一个共享L2 Cache的双核处理器系统中,使用多道程序测试集测试了面向低功耗的Cache划

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：337920
    • 提供者：weixin_38522795
« 12 3 4 5 6 7 8 »