注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CMOS电路中ESD保护结构的设计 要求

  2. 大部分的ESD电流来自电路外部，因此ESD保护电路一般设计在PAD旁，I/O电路内部。典型的I/O电路由输出驱动和输入接收器两部分组成。ESD 通过PAD导入芯片内部，因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路，将ESD电流引入电压线，再由电压线分布到芯片各个管脚，降低ESD的影响。

  3. 所属分类：其它

    • 发布日期：2020-07-15
    • 文件大小：96256
    • 提供者：weixin_38522106

  1. CMOS电路中ESD保护结构的设计要求

  2. 大部分的ESD电流来自电路外部，因此ESD保护电路一般设计在PAD旁，I/O电路内部。典型的I/O电路由输出驱动和输入接收器两部分组成。ESD 通过PAD导入芯片内部，因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路，将ESD电流引入电压线，再由电压线分布到芯片各个管脚，降低ESD的影响。

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：98304
    • 提供者：weixin_38518074

  1. CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。（作者: 张伟 唐拓）

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：93184
    • 提供者：weixin_38592332

  1. CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：107520
    • 提供者：weixin_38705873

  1. 技术解析：CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：108544
    • 提供者：weixin_38675232

  1. 模拟技术中的CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。     1 引言     静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：99328
    • 提供者：weixin_38520258

  1. CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：103424
    • 提供者：weixin_38548717

  1. CMOS电路ESD保护结构设计

  2. 摘　要:静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。 　　1　引　言 　　静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展， CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小，而

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：102400
    • 提供者：weixin_38641366

  1. CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。     1 引言     静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：128000
    • 提供者：weixin_38607784

  1. CMOS电路的ESD保护结构设计

  2. ESD(静电放电)是CMOS电路中为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。 1 引言      静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小，而外

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：102400
    • 提供者：weixin_38672812