注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Dialogic从入门到系统工程师_完整版

  2. 有很多只有333页 我这个是完整版本 总共666页 序言 14 写作本书的原因 14 目标读者 15 作者编写的其他书籍 15 第一章 CTI通信基础知识 16 1.1 概述 16 1.2 电信技术概念和术语 16 1.2.1 模拟信号和数字信号 16 1.1.2 模拟线路和数字线路 18 1.1.3信令的基本概念 19 1.1.4 信令的分类 20 1.1.4 脉冲拨号和DTMF拨号 21 1.2 计算机语音技术相关标准 21 第二章 常用名词解释 23 2.1 CTI 23 2.2 呼叫处

  3. 所属分类：硬件开发

    • 发布日期：2010-04-27
    • 文件大小：3145728
    • 提供者：zhaozhitian

  1. dialogic从入门到系统工程师

  2. 有很多只有333页 我这个是完整版本 总共666页 序言 14 写作本书的原因 14 目标读者 15 作者编写的其他书籍 15 第一章 CTI通信基础知识 16 1.1 概述 16 1.2 电信技术概念和术语 16 1.2.1 模拟信号和数字信号 16 1.1.2 模拟线路和数字线路 18 1.1.3信令的基本概念 19 1.1.4 信令的分类 20 1.1.4 脉冲拨号和DTMF拨号 21 1.2 计算机语音技术相关标准 21 第二章 常用名词解释 23 2.1 CTI 23 2.2 呼叫处

  3. 所属分类：硬件开发

    • 发布日期：2012-12-22
    • 文件大小：4194304
    • 提供者：swbzpf

  1. 基于CPCI总线和TS201的通用雷达信号处理板设计

  2. 详细阐述处理板的整体结构和DSP与PCI9656的接口电路设计原理的基础上，提出一种ADSP—TS201基于桥芯片PCI9656实现与CPCI总线通信的雷达信号处理板的设计方案，实现RocketIO到DSP数据的高速传输，它克服了传统雷达信号处理板通用性差的缺点。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：83968
    • 提供者：weixin_38716556

  1. DSP中的基于ADSP-TS201S的多DSP并行系统设计方法

  2. 在宽带雷达信号处理中，存在诸如回波采样率高、脉冲压缩（匹配滤波）运算量大、处理流程复杂、实时高分辨目标检测困难等一系列问题。为满足宽带雷达信号处理对处理速度和实时性的要求，提出一种基于4片ADSP-TS201S的DSP并行系统设计。通过分析比较3种ADSP-TS2 01S的并行处理结构，结合实际需求，采用外部总线共享与链路口混合耦合的多DSP并行处理系统方案。在设计中，利用FPGA实现数据传输和CPCI接口的逻辑控制。经验证，该系统具有运算能力强、片间通信灵活、并行处理效率高等优点。 　　1 系

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：171008
    • 提供者：weixin_38589795

  1. CPCI数据总线接口的设计与实现

  2. 通过在FPGA中编写Verilog HDL语言控制CPCI协议转换芯片，从而实现与CPCI总线之间的高速通信。实验结果证明，该设计方案工作稳定、传输速度快、数据准确，并可扩展到其他需要通过CPCI总线的嵌入式系统中。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：159744
    • 提供者：weixin_38628830

  1. CPCI数据总线接口的设计与实现[图]

  2. 通过在FPGA中编写Verilog HDL语言控制CPCI协议转换芯片，从而实现与CPCI总线之间的高速通信。实验结果证明，该设计方案工作稳定、传输速度快、数据准确，并可扩展到其他需要通过CPCI总线的嵌入式系统中。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：159744
    • 提供者：weixin_38626179

  1. PCI9656实现与CPCI总线通信的雷达信号处理板

  2. 本文在详细阐述处理板的整体结构和DSP与PCI9656的接口电路设计原理的基础上，提出一种ADSP—TS201基于桥芯片PCI9656实现与CPCI总线通信的雷达信号处理板的设计方案，实现RocketIO到DSP数据的高速传输，它克服了传统雷达信号处理板通用性差的缺点。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：235520
    • 提供者：weixin_38751905

  1. 通信与网络中的基于FPGA的AFDX终端系统模块设计

  2. 摘要：本文在研究航空全双工交换式以太网实时传输协议的基础上，研究了带有CPCI接口的AFDX终端板卡通讯模块的设计，充分利用PCI总线传输速度快和CPCI接口支持热插拔的特点，使得设计能满足双冗余AFDX的高速数据传输，使用方便和设备体积相对较小，便于携带，该板卡已经实现AFDX通信协议并批量生产销售。 　　1  引言 　　本文在研究航空全双工交换式以太网（Avionics Full Duplex Switched Ethernet,AFDX）实时传输协议的基础上，分析了基于CPCI接口的双

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：136192
    • 提供者：weixin_38663701

  1. 基于CPCI总线的雷达数据传输接口设计

  2. 针对某雷达系统数据传输与控制的需求，提出了一种基于CPCI总线的雷达接收机数据传输接口实现方案。主要包括外围板卡端基于FPGA+PCI桥芯片架构的CPCI总线接口电路设计，主控板卡端基于WDM框架的驱动程序开发。测试结果表明,主控板卡能够有效完成与外围板卡间的数据传输与控制，性能指标符合系统设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：270336
    • 提供者：weixin_38655496

  1. 基于CPCI总线的智能A／D，D／A模块设计

  2. 在工业控制领域，为了实现采集和控制功能，经常会使用到A／D，D／A模块。在实际使用中A／D，D／A模块和主机之间通信方式可以有很多选择。比如RS 232，RS 422，网络等接口方式。在该设计中A／D，D／A模块通过CPCI总线与主机通信，通过A／D接口采集数据，经过伺服控制软件处理，输出模拟量驱动执行机构，从而实现一个闭环的控制。另外通过对DSP软件的修改，该模块还可以单独实现A／D或者D／A功能。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：83968
    • 提供者：weixin_38686080

  1. 嵌入式系统/ARM技术中的基于CPCI总线的多网口卡设计

  2. 以太网(Ethernet)作为应用最广泛的局域网技术异军突起，已经迅速走向工业自动化控制领域的前台。CPCI总线系统插槽有限，设计基于CPCI总线的多网口卡可节省空间，又可以满足状态监测及故障诊断系统要求的实时和大数据量传输。 　　1 模块总体设计 　　该模块采用CPCI并行总线进行设计。图1给出该模块总体设计框图，其中，通过PCI桥扩展总线分别连接4片INTEL82551，由于INTEL82551内部已集成PCI接口，PCI桥可实现与INTEL82551之间的无缝连接。J1和J2为CPCI

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：274432
    • 提供者：weixin_38733355

  1. 模拟技术中的基于CPCI总线的智能A／D，D／A模块设计

  2. 0 引 言 　　在工业控制领域，为了实现采集和控制功能，经常会使用到A／D，D／A模块。在实际使用中A／D，D／A模块和主机之间通信方式可以有很多选择。比如RS 232，RS 422，网络等接口方式。在该设计中A／D，D／A模块通过CPCI总线与主机通信，通过A／D接口采集数据，经过伺服控制软件处理，输出模拟量驱动执行机构。 　　从而实现一个闭环的控制。另外通过对DSP软件的修改，该模块还可以单独实现A／D或者D／A功能。 　　该设计中A／D，D／A模块具备以下功能： 　　(1)提供2路

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：281600
    • 提供者：weixin_38608726

  1. 嵌入式系统/ARM技术中的基于PCI总线的高速实时数据采集系统

  2. 摘 要：本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法，主要讨论了高速数据采集的存储与传输的硬件解决方案，以及该系统的控制逻辑的实现，最后给出了控制逻辑仿真波形。关键词：PCI总线；CPCI总线；高速实时数据采集；FIFO；CPLD 引言目前的大多数雷达信号处理机都是采用自定义总线，不具有通用性，每进行一些系统功能的改变就需要大量的硬件改动。而CPCI总线作为一种新兴的工业总线，其采用了PCI总线的电气特性以及VME总线的物理特性，兼具了二者的优点，正在不断的推广应用。

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：87040
    • 提供者：weixin_38731145

  1. 基于FPGA的高速嵌入式通信系统的设计与实现

  2. 摘要：针对CPCI 架构通用信号处理平台上利用系统自身以太网络接口实现数据传输效率低、扩展性差等问题, 提出一种采用高速Link 口基于FPGA 上硬核Pow erPC405 的嵌入式千兆以太网通信实现方案, 详细说明了以太网通信板卡的硬件和逻辑的实现, 并分析了TCP/ IP 性能化的技术。传统基于CPCI 架构通用信号处理平台, 由于其并行CPCI 总线物理传输速率的限制, 加上存在以太网协议系统消耗, 造成通过主板网络接口数据传输效率很低, 远远不能满足雷达、声纳等复杂系统对网络通讯带宽的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：235520
    • 提供者：weixin_38746951