注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. VHDL实用教程，硬件描述语言

  2. 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1

  3. 所属分类：硬件开发

    • 发布日期：2010-07-14
    • 文件大小：4194304
    • 提供者：angus36

  1. CPLD技术及其应用

  2. CPLD是最新型的可编程逻辑器件，几乎可适用于所有的门阵列和各种规模的数字集成电路，它的诸多特点使其特别适合于产品的样品开发与小批量生产。本书正是以全球最大的可编程逻辑器件供应商——Altera公司的MAX+PLUS Ⅱ为工具，详尽地剖析了其FLEX 10K等系列的结构、功能及开发应用。在基础篇中，通过一个完整的实例介绍，以使读者能够尽快了解MAX+PLUS Ⅱ的软件安装、设计输入、项目编译、优化以及硬件编程在线调试等功能，并且能够开发出相对简单的产品。在提高篇中，对电子电路设计过程中出现的许

  3. 所属分类：硬件开发

    • 发布日期：2010-08-12
    • 文件大小：13631488
    • 提供者：Benjamin_Wang

  1. CPLD数字电路设计-使用MAX+plusⅡ

  2. CPLD数字电路设计-使用MAX+plusⅡ CPLD数字电路设计-使用MAX+plusⅡ

  3. 所属分类：硬件开发

    • 发布日期：2011-04-05
    • 文件大小：19922944
    • 提供者：Augusdi

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4194304
    • 提供者：heirfr

  1. CPLD数字电路设计--使用MAX+plusⅡ入门篇.rar

  2. 集成电路近年来的蓬勃发展使得数字电路的研究及应用出现非常大的发展空间。使用FPGA或CPLD的设计软件可将设计好的程序烧写入FAA器件，如同自行设计集成电路一样，可节省电路开发的费用与时间。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-22
    • 文件大小：19922944
    • 提供者：xlswyf

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4194304
    • 提供者：trondai

  1. 基于VHDL的数字系统层次化设计方法

  2. 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：215040
    • 提供者：weixin_38701340

  1. 基于MAX+ PLUS 的十进制计数器的设计

  2. 摘要：MAX+PLUSⅡ软件是一种易学易用的设计开发环境，它在数字电路设计中的应用越来越广泛。基于此，首先介绍了MAX+PLUSⅡ软件常用的设计输入方法;其次设计了十进制计数电路，并用MAX+PLUSⅡ软件对电路进行了仿真;最后将该电路图下载到实验箱验证了其功能的正确性。0引言MAX+PLUSⅡ开发系统是易学易用的完全集成化的设计开发环境。目前已发行10.0版本。该软件与LATTICE公司的iSPEXPERT及XILINX的FOUNDATION相比具有使用简单，操作灵活，支持的器件多，设计输入方

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：358400
    • 提供者：weixin_38662213

  1. 基于VHDL的数字系统层次化设计方法

  2. 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：215040
    • 提供者：weixin_38728555