您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. RS232通信方式控制的基于CPLD的电子琴

  2. 摘要:CPLD是一种复杂的用户可编程逻辑器件,它以其编程方便、集成度高、速度快、价格低等特点越来越受到广大电子设计人员的青睐。本文就是结合电子设计自动化(EDA)的教学与实践,介绍利用CPLD设计一个由计算机RS232接口控制的电子琴系统的硬件部分的设计。设计中CPLD芯片选择了FLEX10K系列的EPF10K10LC84-4,并且充分利用的其内含EAB的特点,结合LPM宏单元库设计了基于ROM的数控分频器以及音乐自动播放电路。与RS232接口进行通信的模块采用VHDL语言设计,借鉴了单片机串
  3. 所属分类:硬件开发

    • 发布日期:2011-05-26
    • 文件大小:823296
    • 提供者:skysonya_shisy
  1. 数字电子系统设计

  2. 实验一 简单逻辑电路设计与仿真 实验二 译码与寄存器电路设计与仿真 实验三 全加器设计、仿真与下载 实验四 分频程序设计与12归1电路 实验五 利用硬件描述语言进行数字钟设计 实验六 串形扫描显示电路设计 实验七 BCD码转换电路设计 实验八 数据采集与显示电路设计 实验九 LPM使用及8*8乘法器的设计 实验十 CPLD间串行通信(单工) 综合实验一 数字系统设计与单片机接口实验一 综合实验二 数字系统设计与单片机接口实验二 综合实验三 数字系统设计与单片机接口实验三 综合实验四 数字系统设
  3. 所属分类:讲义

    • 发布日期:2014-09-03
    • 文件大小:5242880
    • 提供者:lymm2011
  1. 基于EDA技术的无线抢答系统的设计

  2. 介绍了一种无线抢答器系统的设计方案,其电路结构简单,单元电路由VHDL语言设计完成,利用EDA工具软件Max+Plus II 10.0编译仿真验证,并利用复杂可编程逻样器件CPLD实现系统功能,而且与上位微机进行串行通信,实现多种功能,非常适用于多种竟赛场合。实践证明.系统工作稳定可布,具有广阔的应用前景。
  3. 所属分类:嵌入式

    • 发布日期:2009-01-03
    • 文件大小:2097152
    • 提供者:liqiusheng85
  1. CPLD、单片机与PC综合通信设计

  2. ①检测按键输入:判断按键键值,点亮相应发光二极管,同时数码管显示键值,并通过串口将键值发给PC。 ②由PC的串口向实验板发送1~9数据,通过数码管能将PC发送的数据正确显示出来。
  3. 所属分类:硬件开发

    • 发布日期:2009-01-12
    • 文件大小:2097152
    • 提供者:duyuetao2
  1. CPLD的串口电路设计过程

  2. 本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计。
  3. 所属分类:其它

    • 发布日期:2020-07-26
    • 文件大小:58368
    • 提供者:weixin_38626179
  1. CPLD的串口通信设计

  2. 本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计。
  3. 所属分类:其它

    • 发布日期:2020-08-07
    • 文件大小:209920
    • 提供者:weixin_38643212
  1. 基于CPLD的I2C总线接口设计

  2. 在电路设计中,I2C总线是比较常用的两线式串行通信方式,大多数的CPU都擅长于并口操作,不具备直接操作I2C总线接口的能力。为了使不具备I2C总线接口能力的CPU通过对并口的简单操作实现对I2C总线接口的控制,在分析I2C总线常用工作模式的基础上,设计实现工作于主机模式的,以CPID完成I2C总线开始信号、结束信号的输出,以及并行数据到I2C总线模式串行数据转换或I2C模式串行数据到并行数据转换的I2C接口模块。采用该模块,可以使不具备I2C总线接口的CPU通过并口方便地控制I2C总线设备,简化
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:673792
    • 提供者:weixin_38524139
  1. CPLD的串口通信设计

  2. 本文选用CPLD是ALTERA公司的EPM240T100,结合MAX232接口芯片进行串口通信设计,框图如下图1所示。图1CPLD串口通信模块硬件设计二、VHDL程序模块设计及描述使用VHDL对CPL
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:175104
    • 提供者:weixin_38552871
  1. DSP中的利用单片机解决双异步串口与DSP处理器HPI口通信的问题

  2. 摘要:文中提出了两个微机串口与DSP处理器(TMS320VC5402)HPI(Host Port Interface,主机接口构成)口通信问题的解决方案,该方案采用了单片机(AT89C2051)实现数据的串/并、并/串转换,并控制DSP的HPI实现共享总线。给出了硬件连接电路和用FPGA(即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物)作为总线仲裁器的设计思路,介绍了HPI口的操作过程,单片机与微机串口之间通信的硬件设计方法。   DSP,数字信号处理(D
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:203776
    • 提供者:weixin_38677505
  1. 基于CPLD的光伏数据采集系统的设计

  2. 为了提升光伏阵列的输出效率,设计了一种以复杂可编程逻辑器件(CPLD)为核心,基于MSP430F169单片机的光伏数据采集系统。针对传统的数据采集方式速度慢、外围电路复杂、安全性低的问题,开发设计了基于CPLD的光伏发电数据采集系统,并且内部采用了先进的先入先出队列(FIFO)存储结构。通过RS232串口方式和无线模块方式与上位机通信传输。实验证明,本设计数据采集速度快、功耗低、传输稳定可靠。
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:394240
    • 提供者:weixin_38558870
  1. EDA/PLD中的CPLD的串口电路设计

  2. 一、硬件电路设计   本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计,框图如下图1 所示。 图1 CPLD串口通信模块硬件设计   二、VHDL程序模块设计及描述   使用VHDL 对CPLD 进行编程,设计3 个模块,波特率发生模块,接收器,发送器。   1. 波特率发生模块   波特率发生器实际是一个分频器,如前所述,本文设计的波特率为19.2kb/ 秒,设计使用的时钟频率为10MHz,所以计数器进行计数时计数到260
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:159744
    • 提供者:weixin_38752830
  1. 单片机与DSP中的基于DSP的USB口数据采集分析系统设计

  2. 随着DSP芯片功能越来越强,速度越来越快,性价比的不断提高以及开发工具的日趋完善,广泛用于通信、雷达、声纳、遥感、生物医学、机器人、控制、精密机械、语音和图像处理等领域。作为计算机接口之一的USB(Universal Serial Bus)口具有势插拔、速度快(包括低、中、高模式)和外设容量大(理论上可挂接127个设备)的特性,使其成为PC机的外围设备扩展中应用日益广泛的接口标准。本文设计并实现了基于DSP的USB口数据采集分析系统,该系统的DSP负责数据的采集和运算处理,处理结果通过USB口送
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:186368
    • 提供者:weixin_38750644
  1. EDA/PLD中的基于CPLD的异步串行通讯控制器的研究与设计

  2. 1  引  言   串行通信实际上就是两台电子设备之间一位一位地发送和接收数据,它分为同步通信和异步通信两类。异步串行通信无需数据时钟、帧同步时钟等时钟信号,数据的发送和接收是自同步的,完全依靠收发双方约定的传输波特率和数据线自身的电平变化来正确地收发数据位流,而且又因为它连线简单,可以直接与PC机等带异步串口的设备相连,同时它又采用RS 232电平,传输的距离要比同步通信的长。正因为有上述的优点,异步串行通信被广泛应用在要进行远距离遥测遥控的航天电子工程中。   但是,一般的处理器芯片都带
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:203776
    • 提供者:weixin_38537315
  1. EDA/PLD中的VHDL设计的串口通信程序

  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步。   程序的工作过程是:串口处于全双
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:59392
    • 提供者:weixin_38709511
  1. PowerPC和Dallas的时钟芯片接口设计

  2. 摘要:分析摩托罗位的PowerPC系列处理器和Dallas的实时时钟芯片的时序,并详细给出一种较为实用的接口设计方法。     关键词:实时时钟 CPLD PowerPC 地址/数据复用 在通信领域,摩托罗位的PowerPC(如MPC850、MPC860、MPC8260等)的应用越来越广泛。由于这些嵌入式CPU上集成着丰富的通信资源(如快速以太网接口、多个串口等),而且有较高的运行速度和较低的价位,故在一些远程测控领域的应用也越来越多。同时在许多系统中都需要实时时钟,而应用最广泛的当数Da
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:76800
    • 提供者:weixin_38728276
  1. 嵌入式系统/ARM技术中的基于PCI/CPCI总线的嵌入式实时智能通信系统

  2. 摘    要:本文描述了一种基于PCI/CPCI总线的嵌入式实时智能通讯设备的设计及实现,充分利用了PCI总线的高效能和嵌入式通讯控制器的强大功能,设计出了一种高速的智能通信设备。关键词:嵌入式微控制器;CPLD;智能通信模块;PCI目标设备接口芯片;PCI/CPCI总线 引言在计算机通信领域,串口被广泛运用。在某些特殊的应用领域,将会用到特殊的串口通信进行数据通信和报文交换。本设计就是针对一些特殊用途的应用,即一些高速系统串口传输方式的设计。 嵌入式智能通信系统的实时性特征在设计一种
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:83968
    • 提供者:weixin_38546622
  1. 基于DSP的USB口数据采集分析系统

  2. 随着DSP芯片功能越来越强,速度越来越快,性价比的不断提高以及开发工具的日趋完善,广泛用于通信、雷达、声纳、遥感、生物医学、机器人、控制、精密机械、语音和图像处理等领域。作为计算机接口之一的USB(UniversalSerialBus)口具有势插拔、速度快(包括低、中、高模式)和外设容量大(理论上可挂接127个设备)的特性,使其成为PC机的外围设备扩展中应用日益广泛的接口标准。本文设计并实现了基于DSP的USB口数据采集分析系统,该系统的DSP负责数据的采集和运算处理,处理结果通过USB口送计算
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:101376
    • 提供者:weixin_38528463
  1. 基于CPLD的异步串行通讯控制器的研究与设计

  2. 1  引  言   串行通信实际上就是两台电子设备之间一位一位地发送和接收数据,它分为同步通信和异步通信两类。异步串行通信无需数据时钟、帧同步时钟等时钟信号,数据的发送和接收是自同步的,完全依靠收发双方约定的传输波特率和数据线自身的电平变化来正确地收发数据位流,而且又因为它连线简单,可以直接与PC机等带异步串口的设备相连,同时它又采用RS 232电平,传输的距离要比同步通信的长。正因为有上述的优点,异步串行通信被广泛应用在要进行远距离遥测遥控的航天电子工程中。   但是,一般的处理器芯片都带
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:261120
    • 提供者:weixin_38522029
  1. VHDL设计的串口通信程序

  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步。   程序的工作过程是:串口处于全双
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:58368
    • 提供者:weixin_38650516
  1. CPLD的串口电路设计

  2. 一、硬件电路设计   本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计,框图如下图1 所示。 图1 CPLD串口通信模块硬件设计   二、VHDL程序模块设计及描述   使用VHDL 对CPLD 进行编程,设计3 个模块,波特率发生模块,接收器,发送器。   1. 波特率发生模块   波特率发生器实际是一个分频器,如前所述,本文设计的波特率为19.2kb/ 秒,设计使用的时钟频率为10MHz,所以计数器进行计数时计数到260
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:218112
    • 提供者:weixin_38689191
« 12 3 »