注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于Avalon总线的可配置LCD控制器IP核的设计_pdf

  2. 基于NiosII 软核的SOPC（System On Programmable Chip）是Altera 公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP 模块以及锁相环（PLL）的系统设计所必须的模块集成到一片FPGA 上，构成一个可编程的片上系统，使所设计的电路在其规模、可靠性、体积、功耗、功能、上市周期、开发成本、产品维护以及硬件升级等多方面实现最优化。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-06
    • 文件大小：308224
    • 提供者：fujunsen

  1. CAN、I2S、I2C、SPI、SSP总线简介

  2. 一、SPI总线说明 串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口，Motorola公司生产的绝大多数MCU（微控制器）都配有SPI硬件接口，如68系列MCU。SPI 用于CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出和接收串行数据。它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入数据线（MOSI）、

  3. 所属分类：C

    • 发布日期：2009-05-19
    • 文件大小：289792
    • 提供者：jayzf0503

  1. 输入输出总线接口技术

  2. 微型计算机的最小系统 CPU与外设之间数据传送的方式 并行接口芯片8212 可编程并行接口芯片8255A 串行接口通信的基本概念 可编程串行接口芯片8251A

  3. 所属分类：嵌入式

    • 发布日期：2009-05-20
    • 文件大小：833536
    • 提供者：lily000000

  1. SPI(Serial Peripheral Interface)总线规范

  2. SPI是英文Serial Peripheral Interface的缩写，中文意思是串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。

  3. 所属分类：专业指导

    • 发布日期：2009-07-03
    • 文件大小：221184
    • 提供者：forest256

  1. 经典cpu测试软件！！！

  2. 可以测试cpu的状况，cpu的核心速度、核心电压、倍频、总线速度

  3. 所属分类：专业指导

    • 发布日期：2009-09-26
    • 文件大小：713728
    • 提供者：fengzhongjun

  1. 主流CPU的历史发展与趋势分析1.pdf

  2. 567是计算机的核心部件，自上个世纪#"年代诞生计 算机以来，人们的生产生活随着他的不断更新而前进，特别 是近("年来，计算机已经成为人们生活中不可或缺的产品 之一。 （(）567的频率。567外频也就是常见特性表中所列的 567总线频率，是由主板为567提供的基准时钟频率，而 567的工作主频则按倍频系数乘以外频而来

  3. 所属分类：专业指导

    • 发布日期：2010-01-16
    • 文件大小：73728
    • 提供者：a2515178

  1. I2C总线驱动程序的实现

  2. 本驱动程序为标准的51 系列CPU 编写，让CPU 模拟成一个I2C 总线主器件，并部分 支持多个主器件同时存在。当CPU 晶振为12MHz 时，I2C 总线频率为不超过100KHz。 如果I2C 总线上有多个I2C 总线主器件，用户程序需要进行一些额外处理。

  3. 所属分类：C

    • 发布日期：2010-03-03
    • 文件大小：98304
    • 提供者：yemingzhu163

  1. 现场总线期末结课作业

  2. 现场总线作业CPU选用89c51，控制器SJA1000, 收发器自选。 能实现8路标准电压信号（0～5V）的采集。 系统参数要求：

  3. 所属分类：C

    • 发布日期：2010-03-14
    • 文件大小：368640
    • 提供者：xiaoyang_123

  1. 微型计算机：微处理器(CPU)、存储器、I/O接口电路由总线有机地连接在一起的整体，称为微型计算机。

  2. 微型计算机：微处理器(CPU)、存储器、I/O接口电路由总线有机地连接在一起的整体，称为微型计算机。 单片机：将微处理器(CPU)、存储器、I/O接口电路和相应实时控制器件集成在一块芯片上，称为单片微型计算机，简称单片机

  3. 所属分类：硬件开发

    • 发布日期：2010-04-22
    • 文件大小：19456
    • 提供者：fanhegenfff

  1. 背熟这18条你就是CPU专家

  2. 背熟这18条你就是CPU专家，内容包括：主频、外频、前端总线(FSB)频、CPU的位和字长、倍频系数、缓存 等等。

  3. 所属分类：专业指导

    • 发布日期：2010-04-26
    • 文件大小：50176
    • 提供者：fw_619

  1. CPU选型参考汇总，intel，AMD

  2. CPU选型参考汇总，包括AMD和INTEL系列CPU详细参数，产品型号，频率，核心代号，架构，制程，前端总线，外频，倍频，缓存，功耗等详细参数

  3. 所属分类：专业指导

    • 发布日期：2010-04-30
    • 文件大小：235520
    • 提供者：iceple

  1. CPU 内部 结构_

  2. 微处理器的内部组成结构，微处理器的外部引脚功能，微处理器的总线时序

  3. 所属分类：专业指导

    • 发布日期：2010-05-07
    • 文件大小：1048576
    • 提供者：hyjavahy

  1. 单片机 课件 重点大学专用 指令系统 编程 cpu 总线 控制线 清华大学

  2. 单片机 课件 重点大学专用 指令系统 编程 cpu 总线 控制线 清华大学

  3. 所属分类：硬件开发

  1. 8086cpu的基本总线周期中各个t状态的作用

  2. 讲解了8086cpu的基本总线周期中各个t状态的作用是什么

  3. 所属分类：硬件开发

    • 发布日期：2013-01-09
    • 文件大小：29696
    • 提供者：amelie66

  1. 从CPU、内存和IO深度理解IA架构服务器

  2. 介绍服务器的CPU、内存、IO等不错的资料。网上找到的，推荐阅读。如果版权侵犯，请谅解。

  3. 所属分类：专业指导

    • 发布日期：2013-03-26
    • 文件大小：1048576
    • 提供者：weichushun

  1. 接口/总线/驱动中的分析宽带系统互联中的串行选择

  2. 系统中的互联体系结构一直得到了广泛应用。芯片边界和电路板边沿等物理约束要求对系统进行划分。而I/O的GPIB或者USB、内部互联的微处理器总线等标准定义了互联方法。除了这些标准，连接还常用于异步和点对点应用中。 　　然而今天，子系统之间带宽的迅速增长，低延时通路在子系统边界扩展的风险，以及严格的功耗和成本预算等因素导致一切变得更加复杂。在很多设计中，不可能在系统中布满CPU总线，或者外设总线。对于以芯片系统（SoC）实现的子系统，一些芯片设计人员能够通过这些子系统预先了解您的系统互联体系结构。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：139264
    • 提供者：weixin_38713586

  1. 嵌入式系统/ARM技术中的高速PCI总线接口卡的开发

  2. 摘要：从系统的角度介绍高速PCI总线接口卡开发的整个过程，其中包括硬件电路的设计制作和软件驱动的开发。介绍一些从实际设计过程中得出的应该注意的细节等。 关键词：PCI总线 PCI9052 TMS320LF2407 双端口RAMPCI总线技术已经应用于形形色色的微机接口中。同在声卡、网卡甚至有些显示都是基于PCI总线技术的，一些高速数据传输系统中也需要用到PCI总线技术。PCI总线技术的出现是为了解决由于微机总线的低速度和微处理器的高速度而造成的数据传输瓶劲问题，PCI局部总线是在ISA总

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：120832
    • 提供者：weixin_38697328

  1. 嵌入式系统/ARM技术中的SoC系统中实时总线模块的设计理念与应用

  2. SoC系统中实时总线模块的设计理念与应用 作者：张聿 南山之桥微电子有限公司 P>SoC中CPU总线一般采用应答机制，是非实时的，数据的处理采用中断响应机制以发挥效率。处理特定实时数据并没有固定的延时与稳定的吞吐率，因此需要设计一个模块来处理实时数据到非实时总线之间的平滑过度问题。作者以此模块设计为例，阐述非实时总线中实时数据切换的设计理念与几个实用技术。 在芯片设计中，芯片内部总线的设计往往决定了芯片的性能、功耗与各模块设计的复杂度。我们设计总线往往会依据两方面的原则：一是芯片设计

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：103424
    • 提供者：weixin_38726193

  1. 嵌入式系统/ARM技术中的SoC系统中实时总线模块的设计理念

  2. P>SoC中CPU总线一般采用应答机制，是非实时的，数据的处理采用中断响应机制以发挥效率。处理特定实时数据并没有固定的延时与稳定的吞吐率，因此需要设计一个模块来处理实时数据到非实时总线之间的平滑过度问题。作者以此模块设计为例，阐述非实时总线中实时数据切换的设计理念与几个实用技术。 在芯片设计中，芯片内部总线的设计往往决定了芯片的性能、功耗与各模块设计的复杂度。我们设计总线往往会依据两方面的原则：一是芯片设计流程其内在的需求，二是所针对的应用对交换宽带、延时、效率、灵活性的需求。 针对芯片总

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：106496
    • 提供者：weixin_38703669

  1. JTAG和支持JTAG的CPU

  2. 通常所说的JTAG大致分两类，一类用于测试芯片的电气特性，检测芯片是否有问题;一类用于Debug。一般支持JTAG的CPU内都包含了这两个模块。　　一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，SOC(比如4510B，44Box，AT91M系列)内置模块的寄存器，象UART，Timers，GPIO等等的寄存器。　　下面是一个设置AT91M40800的命令序列，关闭中断，设置CS0-CS3,

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：66560
    • 提供者：weixin_38751512
« 12 3 4 5 6 7 8 9 10 ... 50 »