注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. cache buffers chain形成原因分析

  2. 当一个数据块被读入SGA. 这些数据块所在缓冲区的头地址(buffer headers)被挂载到链列表上(LRU, LRUW).这些连列表被挂载在hash buckets上. Oracle定义了一些cache buffer chains latches来保护这种内存结构的数据一致性读取.如下表所示. 一个进程在对数据块执行add, remove, search, inspect, read 或者modify之前需要首先获得cache buffers chains latch. 有两条规则跟or

  3. 所属分类：Oracle

    • 发布日期：2009-08-15
    • 文件大小：133120
    • 提供者：47522341

  1. Cache一致性-计算机系统结构论文

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：115712
    • 提供者：lichunli8866

  1. 处理机cache的一致性-演讲ppt

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：726016
    • 提供者：lichunli8866

  1. 改进的基于目录的Cache一致性协议

  2. 介绍几种典型目录一致性协议并分析它们的优缺点。在综合全映射 目录和有限目录优点的基础上，通过在存储器层上增加一个存 储器高速缓存( C a c h e ) 层的方式，提出并讨论一种改进后的Ca c h e一致性协议。该协议相对有限目录存储开销增加不多的情况下，提高了系 统性能和可扩展性。

  3. 所属分类：C

    • 发布日期：2010-06-30
    • 文件大小：241664
    • 提供者：wangye_nwpu

  1. cache的一致性的相关讨论

  2. cache的一致性，描述X86和MIPS体系结构中catch一致性的相关概念，通过比对两种不同的体系结构，更深入的了解cache的一致性

  3. 所属分类：其它

    • 发布日期：2011-03-13
    • 文件大小：390144
    • 提供者：dongchuang434

  1. cache一致性和cache不一致的解决方法

  2. 本文通过对Cache相关内容的介绍阐述了Cache一致性问题。

  3. 所属分类：Windows Server

    • 发布日期：2011-06-26
    • 文件大小：55296
    • 提供者：chaojiweisuonan

  1. 对称多核处理器中Cache一致性的研究与实现

  2. IC开发 对称多核处理器中Cache一致性的研究与实现

  3. 所属分类：硬件开发

    • 发布日期：2011-12-15
    • 文件大小：4194304
    • 提供者：fly114533844

  1. AXI4 cache一致性文档

  2. 描述了有个cache一致性的内容,详细的介绍了一下最新AXI4总线支持的情况

  3. 所属分类：硬件开发

    • 发布日期：2012-01-10
    • 文件大小：929792
    • 提供者：forlorm

  1. 16节点COMA型并行机Cache一致性

  2. 非常优秀的南开大学体系结构课程作业，实现了16节点COMA型并行机Cache一致性协议。压缩包中附有完整的报告文档。除此之外，作者还进行了自仿真，仿真程序采用VC6+MFC实现。利用仿真程序，大家可以在软件界面上很直观地看出本文涉及的原理和优异性。基于“目录环”思想的16节点COMA型并行机Cache一致性也处于国内领先水平。

  3. 所属分类：教育

    • 发布日期：2012-07-18
    • 文件大小：1048576
    • 提供者：shuibaiz

  1. Linux驱动中的DMA和Cache一致性问题

  2. 介绍了DMA和cache的关系和内在原理，内核中流式DMA结构的介绍和使用

  3. 所属分类：Linux

    • 发布日期：2014-03-03
    • 文件大小：354304
    • 提供者：guobamantou2

  1. 处理机的Cache一致性

  2. 详细介绍了cache一致性问题的来源和解决办法

  3. 所属分类：其它

    • 发布日期：2014-10-24
    • 文件大小：726016
    • 提供者：phoenix1984

  1. C64+ DSP Cache 一致性

  2. C6x DSP cache 一致性重要知识点

  3. 所属分类：编解码

    • 发布日期：2017-07-18
    • 文件大小：137216
    • 提供者：mminrong

  1. DMA和Cache一致性问题

  2. DMA和Cache一致性问题: CPU缓存（Cache Memory）是位于CPU与内存之间的临时存储器,比内存小的多但速度快。 因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。

  3. 所属分类：Windows Server

    • 发布日期：2018-07-20
    • 文件大小：2048
    • 提供者：qq_33067095

  1. 00-A Primer on Memory Consistency and Cache Coherence

  2. A Primer on Memory Consistency and Cache Coherence，主要介绍了Memory同一性和cache一致性的定义以及相关模型和协议。例如SC模型，TSO模型，松散序模型和cache一致性的两种协议：snoopy协议和目录一致性协议。对于学习比较有用

  3. 所属分类：其它

    • 发布日期：2018-07-29
    • 文件大小：3145728
    • 提供者：shuiliusheng

  1. DSP6678 cache一致性总结与实例

  2. 关于DSP6678 cache相关总结，包括一致性，cache结构，cache一致性操作等内容。

  3. 所属分类：C

    • 发布日期：2019-02-15
    • 文件大小：980992
    • 提供者：sundp159

  1. eetop.cn_基于总线监听的Cache一致性协议分析.pdf

  2. 高速缓冲存储器 一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。该文件对Cache的结构组成、工作模式、应用场合进行了系统 的解构，并对其做了详细分析，超有用，超详细。

  3. 所属分类：电信

    • 发布日期：2020-05-05
    • 文件大小：247808
    • 提供者：weixin_46022434

  1. C64x+ DSP高速缓存一致性分析与维护

  2. 高速缓存(CACHE)作为内核和低速存储器之间的桥梁，基于代码和数据的时间和空间相关性，以块为单位由硬件控制器自动加载内核所需要的代码和数据。如果所有程序和数据的存取都由内核完成，基于CACHE的运行机制，内核始终能够得到存储器中最新的数据。但是当有其它可以更改存储器内容的部件存在时，例如不需要内核干预的直接数据存取（DMA）引擎，就可能出现由于CACHE的存在而导致内核或者DMA不能够得到最新数据的现象，也就是CACHE一致性的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：72704
    • 提供者：weixin_38584043

  1. 单片机与DSP中的关于C64x+ DSP高速缓存一致性分析与维护

  2. 高速缓存(CACHE)作为内核和低速存储器之间的桥梁，基于代码和数据的时间和空间相关性，以块为单位由硬件控制器自动加载内核所需要的代码和数据。如果所有程序和数据的存取都由内核完成，基于CACHE的运行机制，内核始终能够得到存储器中最新的数据。但是当有其它可以更改存储器内容的部件存在时，例如不需要内核干预的直接数据存取（DMA）引擎，就可能出现由于CACHE的存在而导致内核或者DMA不能够得到最新数据的现象，也就是CACHE一致性的问题。 　　C64x+ 存储器架构 　　德州仪器(TI)公司对

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：141312
    • 提供者：weixin_38747087

  1. TIC6678多核编程Cache总结.pdf

  2. 主要介绍TI-6678DSP多核编程的Cache问题。主要包括：Cache概述、Cache用法、Cache一致性维护、常见问题以及XMC使用等章节。

  3. 所属分类：嵌入式

    • 发布日期：2021-03-25
    • 文件大小：1048576
    • 提供者：u012456468

  1. 一种基于自更新的简单高效Cache一致性协议

  2. 一种基于自更新的简单高效Cache一致性协议

  3. 所属分类：其它

    • 发布日期：2021-03-01
    • 文件大小：2097152
    • 提供者：weixin_38605604
« 12 3 4 5 6 7 »