注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Cache在嵌入式处理器中的使用问题

  2. Cache在嵌入式处理器中的使用问题 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。 　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，

  3. 所属分类：硬件开发

    • 发布日期：2009-06-04
    • 文件大小：46080
    • 提供者：xyjtxyjt

  1. 嵌入式软件测试工具codetest

  2. 作为全球第一台专为嵌入式系统软件测试而设计的工具套件，CODETEST为追踪嵌入式应用程序，分析软件性能，测试软件的覆盖率以及存储体的动态分配等提供了一个实时在线的高效率解决方案。CODETEST还是一个可共享的网络工具，它将给整个开发和测试团队带来高品质的测试手段。 CODETEST可同时监视整个应用程序，这就避免了在选择程序的哪部分来观测以及如何配置相应工具来对各部分进行测试时带来的困难。即便是在程序超出高速缓存(cache)或被动态再分配时，CODETEST仍能生成可靠的追踪及测试结果。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-09
    • 文件大小：346112
    • 提供者：lanyang_cdut

  1. 分离Cache的一种容量联合分配算法

  2. ：在嵌入式处理器中，Cache的功耗所占的比重越来越大．针对不同类型的应用 程序对指令Cache和数据Cache的容量实时需求不同，提出了一种新的容量联合分配算法， 该算法可以均衡考虑程序运行时对指令Cache和数据Cache的实时需求，动态调整一级 Cache的容量和配置，从而更有效地利用Cache资源．Mibench仿真结果表明，采用容量联 合分配算法的分离Cache与传统分离Cache相比，平均能量消耗降低了29．10 ，平均能量 延迟积降低了33．38％

  3. 所属分类：嵌入式

    • 发布日期：2011-06-03
    • 文件大小：384000
    • 提供者：h44444444

  1. Cache在嵌入式处理器应用 LCD控制器原理

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cach

  3. 所属分类：其它

    • 发布日期：2011-11-16
    • 文件大小：3145728
    • 提供者：xuwuhao

  1. 嵌入式汽车检测装置的设计与实现.pdf

  2. 随着信息化、智能化、网络化的发展，嵌入式系统技术获得广阔的发展空间，工业控制领域也进行着一场巨大的变革，以32 位高端处理器为平台的实时嵌入式软硬件技术将应用在工业控制的各个角落。嵌入式系统是以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应于应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。微电子技术的发展，大规模集成电路集成度和工艺水平的不断提高，计算机系统、特别是嵌入式系统设计发生了重大变化。处理器的速度越来越快，海量存储器不断推陈出新，各种新技术、新概念的不断引入，

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：160768
    • 提供者：weixin_39840914

  1. ARMCortex各系列处理器分类比较.pdf

  2. 转载资源，从百度文库下载的。 Cortex-M系列 M0 ： Cortex-M0 是目前最小的 ARM 处理器， 该处理器的芯片面积非常小， 能耗极低， 且编程所需 的代码占用量很少，这就使得开发人员可以直接跳过 16 位系统，以 接近 8 位系统的成本 开销获取 32 位系统的性能。 Cortex-M0 处理器超低的门数开销， 使得它可以用在仿真和数 模混合设备中。 M0+ ： 以 Cortex-M0 处理器为基础，保留了全部指令集和数据兼容性，同时进一步降低了能耗， 提高了性能。 2 级流

  3. 所属分类：嵌入式

    • 发布日期：2019-09-26
    • 文件大小：117760
    • 提供者：fighting_boom

  1. 嵌入式MIPS32 M4K处理器内核SRAM接口应用

  2. 在微控制器尺寸和成本的限制下，M4K内核内部不支持指令高速缓存(I-cache)或数据高速缓存(D-cache)的标准功能。本文重点讨论的一个内容--SRAM接口，这是MIPS32 M4K内核的一个标准功能。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：83968
    • 提供者：weixin_38500047

  1. Cache在嵌入式处理器中的使用问题

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：110592
    • 提供者：weixin_38719564

  1. 嵌入式系统/ARM技术中的简述Windows CE. net的AD7854驱动程序开发

  2. 引 言 　　AD7854是一款高速、低功耗的12位并行接口模数转换芯片，其工作电压范围是3～5 V，采样频率最高为200 kHz。由于AD7854在正常的工作模式下功耗为5.4mW，在节电模式下功耗为3.6μW，因此在便携式设备中得到广泛的应用。当前，在先进的便携设备中，大量引进嵌入式操作系统对系统资源进行管理，因此开发硬件设备的驱动成为构建便携式系统的一个重要工作。S3C2410处理器是Samsung公司基于ARM公司的ARM920T处理器核，采用0.18um制造工艺的32位微控制器。该处理器

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：474112
    • 提供者：weixin_38731145

  1. 嵌入式系统/ARM技术中的S3C2410和MBF200在指纹采集系统中的应用

  2. 1 引言 　　指纹识别即指通过比较不同指纹的细节特征点来进行鉴别。由于每个人的指纹不同，就是同一人的十指之间，指纹也有明显区别，因此指纹可用于身份鉴定。随着计算机和信息技术的发展，FBI和法国巴黎警察局于六十年代开始研究开发指纹自动识别系统（AFIS）用于刑事案件侦破。目前，世界各地的警察局已经广泛采用了指纹自动识别系统。九十年代，用于个人身份鉴定的自动指纹识别系统得到开发和应用。S3C2410处理器是Samsung公司基于ARM公司的ARM920T处理器核，采用0.18um制造工艺的32位微控

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：752640
    • 提供者：weixin_38723559

  1. 嵌入式系统/ARM技术中的嵌入式MIPS32 M4K处理器内核SRAM接口应用

  2. 微控制器环境要求在尽可能小的封装里实现最多的通用I／O。存微控制器尺寸和成本的限制下，M4K内核内部不支持指令高速缓存（I-cache）或数据高速缓存（D-cache）的标准功能。但MIPS32 M4K内核所具有的一些特点使其非常适用于微控制器应用领域。这就涉及到本文重点讨论的一个内容--SRAM接口，这是MIPS32 M4K内核的一个标准功能。 　　M4K内核SRAM接口基本描述 　　M4K内核SRAM接口是M4K内核的通用高速存储器接口。它可为指令存储器和数据存储器路径提供低延迟接口，支持单

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：112640
    • 提供者：weixin_38527978

  1. 嵌入式系统/ARM技术中的IBM发布高性能嵌入式处理器，用于片上系统设计

  2. IBM公司于近日发布了具备业界最高性能和最高吞吐率的嵌入式处理器。使用该处理器的片上系统(SoC)产品家族可应用于通讯、存储、消费类、航空航天以及国防等领域。     LSI公司与IBM公司在这一被命名为PowerPC476FP的新款处理器内核的开发上进行了广泛的合作。并且，LSI计划在其下一代网络应用的多核平台架构中使用这一新型的PowerPC内核。LSI设计了与处理器紧密耦合的可配置的二级缓存(L2 Cache)，这一设计帮助了PPC476达到领先的性能水平。同时该L2缓存的三种配置（25

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：53248
    • 提供者：weixin_38655767

  1. 嵌入式系统/ARM技术中的基于嵌入式系统的远程参数测量的设计

  2. 1. 引言 　　嵌入式系统由于性价比高开发周期短等优点目前得到了迅猛发展，各类基于 ARM 处理器的应用开发更是如火如荼。这里介绍基于 ARM9 嵌入式芯片 S3C2410 构建的测量监控系统，该系统设计方案先进，集成度较高，在实践中得到了广泛的应用。 　　2. 嵌入式 ARM9 S3C2410X 简介 　　S3C2410X 是三星公司提供的基于 ARM920T 内核的 32 位 RISC 处理器，它的低功耗、低价格、高性能设计特别适合于手持设备和通用嵌入式应用场合，为降低整个系统的成本，它提供

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：159744
    • 提供者：weixin_38693586

  1. 嵌入式系统/ARM技术中的嵌入式程序中的指令数据存储及读取设计

  2. 在当今的嵌入式多媒体应用中，系统控制(通常的MCU作用)和信号处理(通常的DSP作用)之间的交互性不断增强。现在推出的一种嵌入式媒体处理器能够同时处理MCU和DSP的任务，从而将那些熟悉用MCU方式进行应用开发的C程式师带入一个新的领域，其中对代码和资料流程的智慧管理会显着提高系统的性能。这对于采用“已经掌握”的编程方法和简单的使用指令高速缓冲记忆体(cache, 简称快取记忆体)和资料快取记忆体来管理这些资料流程的程式师很有吸引力。然而，对媒体处理器的高性能直接记忆体访问(DMA)能力应认真地

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：198656
    • 提供者：weixin_38601390

  1. 嵌入式MIPS32M4K处理器内核SRAM接口应用

  2. 在微控制器尺寸和成本的限制下，M4K内核内部不支持指令高速缓存(I-cache)或数据高速缓存(D-cache)的标准功能。本文重点讨论的一个内容--SRAM接口，这是MIPS32M4K内核的一个标准功能。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：139264
    • 提供者：weixin_38637272

  1. 嵌入式系统/ARM技术中的关于嵌入式系统程式设计重要抉择

  2. 在当今的嵌入式多媒体应用中，系统控制（通常的MCU作用）和信号处理（通常的DSP作用）之间的交互性不断增强。现在推出的一种嵌入式媒体处理器能够同时处理MCU和DSP的任务，从而将那些熟悉用MCU方式进行应用开发的C程式师带入一个新的领域，其中对代码和资料流程的智慧管理会显着提高系统的性能。这对于採用“已经掌握”的编程方法和简单的使用指令高速缓冲记忆体（cache, 简称快取记忆体）和资料快取记忆体来管理这些资料流程的程式师很有吸引力。然而，对媒体处理器的高性能直接记忆体访问（DMA）能力应认真地

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：224256
    • 提供者：weixin_38697171

  1. 嵌入式系统/ARM技术中的嵌入式设备中片上存储器的有效使用方法

  2. 随着CPU速度的迅速提高，CPU与片外存储器的速度差异越来越大，匹配CPU与外部存储器的方法通常是采用Cache或者片上存储器。微处理器中的片上存储器结构通常包含指令Cache、数据Cache或者片上存储器。对于嵌入式设备上数据密集的应用，数据Cache与片上存储器相比存在以下缺陷：①片上存储器是固定的单周期访问，可在设计时(不是运行时)研究数据访问模式；而Cache还要考虑不命中的情况，因而有可变的数据访问时间，执行时间的预测更加困难。②使用Cache执行时间的不可预测性影响编译器的优化。③细

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：104448
    • 提供者：weixin_38747444

  1. 嵌入式系统/ARM技术中的嵌入式系统程式设计重要抉择

  2. 在当今的嵌入式多媒体应用中，系统控制（通常的MCU作用）和信号处理（通常的DSP作用）之间的交互性不断增强。现在推出的一种嵌入式媒体处理器能够同时处理MCU和DSP的任务，从而将那些熟悉用MCU方式进行应用开发的C程式师带入一个新的领域，其中对代码和资料流程的智慧管理会显着提高系统的性能。这对于採用“已经掌握”的编程方法和简单的使用指令高速缓冲记忆体（cache, 简称快取记忆体）和资料快取记忆体来管理这些资料流程的程式师很有吸引力。然而，对媒体处理器的高性能直接记忆体访问（DMA）能力应认真地

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：105472
    • 提供者：weixin_38721811

  1. 嵌入式系统/ARM技术中的Cache在嵌入式处理器中的使用问题

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cache

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：120832
    • 提供者：weixin_38590775

  1. IBM发布高性能嵌入式处理器，用于片上系统设计

  2. IBM公司于近日发布了具备业界性能和吞吐率的嵌入式处理器。使用该处理器的片上系统(SoC)产品家族可应用于通讯、存储、消费类、航空航天以及国防等领域。     LSI公司与IBM公司在这一被命名为PowerPC476FP的新款处理器内核的开发上进行了广泛的合作。并且，LSI计划在其下一代网络应用的多核平台架构中使用这一新型的PowerPC内核。LSI设计了与处理器紧密耦合的可配置的二级缓存(L2 Cache)，这一设计帮助了PPC476达到的性能水平。同时该L2缓存的三种配置（256K, 51

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：51200
    • 提供者：weixin_38747917
« 12 3 »