注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Coo1Runner-Ⅱ器件实现地址解码/总线接口逻辑

  2. 如图所示为8051的总线状态机。 　　 如图 8051的总线状态机　　首先，8051将地址送上地址总线。当ALE_N有效时，状态机转入ADDR DECODE状态。开始对地址进行解码，并判断当前CPLD是不是被寻址的设备。如果地址匹配，则会有如下两种操作过程。　　(1)WR_N=0(写)：8051撤销 ADDR_DATA总线上的地址信息，将待写数据送上ADDR_DATA，总线，状态机进入DATA_TRS状态。在该状态，ADDR_DATA总线上的数据被锁存到SPI内相应寄存器。当WR_N=1时

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：69632
    • 提供者：weixin_38544978

  1. Coo1Runner-Ⅱ器件实现8051微控制器接口

  2. 通过8051接口读/写CPLD内的寄存器，从而完成对SPI的控制。8051与SPI控制器之间通过寄存器连接，因此通过修改8051接口逻辑可以使其方便地与其他处理器连接。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：25600
    • 提供者：weixin_38682076

  1. EDA/PLD中的Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

  2. CPLD的原理框图如图所示。 　　如图 CPLD的原理框图　　行扫描线由移位寄存器输出驱动，在时钟ck的驱动下移位寄存器工作，同一时间只有一位行线为“0”。列线全部接有内部上拉，在没有键按下的情况下，列线全为“1”。同时与门输出也为“1”，移位寄存器继续工作；当有键按下时，与门输出为低。禁止移位寄存器操作，直到按键被释放。 　　行列编码电路的输出组成键盘的编码输出，输入到处理器。　　此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：115712
    • 提供者：weixin_38558054

  1. Coo1Runner-Ⅱ器件实现双向多路选择器

  2. 该范例的设计与实现如下。 　　(1)CPLD设计 　　CPLD设计实际上是一个双向多路选择器，主机通过“Select”信号选择SD卡。一旦选中，CPLD会自动检测数据流的方向并建立通信。不必用专门的引脚来指定传输方向，用非常方便，如图1所示。 　　如图1 双向多路选择器 　　主机可以访问其中任何一块SD卡，而不会影响其他卡。如果主机和SD卡都没有驱动总线，则总线为高阻状态。 　　如图2所示为用于实现双卡的多路选择器，在初始或mLE状态，主机Host和SD卡均 　　处于弱上拉状态。

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：250880
    • 提供者：weixin_38704011

  1. Coo1Runner-Ⅱ器件实现CPLD寄存器

  2. (1)模式寄存器：定义DE控制器工作模式。  (2)命令地址寄存器：选择控制块和命令块寄存器。  (3)PIO读/写数据寄存器：保存IDE读/写数据。  (4)命令寄存器：指定IDE总线上的读/写操作。  (5)中断使能寄存器：更新SRAM状态。  (6)中断状态寄存器：通知CPU中断源。  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：26624
    • 提供者：weixin_38690089

  1. Coo1Runner-Ⅱ器件实现CPU接口和寄存器模块

  2. 此接口实现CPU对CPLD寄存器的访问，CPLD与PXA270的静态存储器接口相连，工作在16位VLIO模式下。此接口工作在104 MHz(CPU时钟)，CPU片选、写使能和读使能信号被用来解码CPU周期。CPU地址位A9被用来区分是当前要访问CPLD寄存器，还是SRAM。当A9=0时。访问CPLD寄存器；当2A9=1时，访问SRAM。  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：28672
    • 提供者：weixin_38745859

  1. Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

  2. CPLD的原理框图如图所示。 　　如图 CPLD的原理框图　　行扫描线由移位寄存器输出驱动，在时钟ck的驱动下移位寄存器工作，同一时间只有一位行线为“0”。列线全部接有内部上拉，在没有键按下的情况下，列线全为“1”。同时与门输出也为“1”，移位寄存器继续工作；当有键按下时，与门输出为低。禁止移位寄存器操作，直到按键被释放。 　　行列编码电路的输出组成键盘的编码输出，输入到处理器。　　此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：156672
    • 提供者：weixin_38735987