(1)模式寄存器：定义DE控制器工作模式。  (2)命令地址寄存器：选择控制块和命令块寄存器。  (3)PIO读/写数据寄存器：保存IDE读/写数据。  (4)命令寄存器：指定IDE总线上的读/写操作。  (5)中断使能寄存器：更新SRAM状态。  (6)中断状态寄存器：通知CPU中断源。  来源:ks99

如图所示为IDE控制器系统级框图，其中分为4个模块，即CPU接口和寄存器、SRAM控制器、PIO状态机和DMA状态机模块。 　　如图　IDE控制器系统级框图　　  来源:ks99

IDE控制器的CoolRunner-II实现支持以下功能。　　(1)Intel PXA270 CPU的16位VLIO模式下的静态存储器接口。　　(2)ATA PIO模式0。　　(3)用做缓存的外部SRAM接口。　　(4)数据吞吐量。　　■在CPU接口为16位，SRAM访问时间为55 ns的情况下，最大数据吞吐量为⒍4 Mb/s。　　■在CPU接口为16位，SRAM访问时间为10 ns的情况下，最大数据吞吐量为7.4 Mb/s。　　■在CPU接口为32位，SRAM访问时间为10 ns的情况下，最大

DMA传输时，16位的SRAM用来存储来自CPU/IDE的数据。SRAM分为两个块，分别是Buffer1(0x00～0xff)和Buffer2(0x100～Oxlff)。　　如图所示为SRAM控制器状态机，读写SRAM都是由此状态机完成的。 　　如图 SRAM控制器状态机　　DMA访问SRAM的优先级高于CPU。当DMA状态机正在访问SRAM时，如果发生CPU请求SRAM访问，连接到CPU的ready信号将一直保持低电平，等待DMA完成；当DMA访问SRAM时，ready信号有效，告诉CPU可