注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Cortex-M3的异常处理机制研究

  2. 详细阐述CortexM3异常的分类、优先级、进入和退出，以及在CortexM3异常处理机制中使用的新技术——迟到（latearriving）和尾链（tailchaining）；最后，比较CortexM3和ARM7异常控制机制的区别，并量化分析迟到和尾链技术在异常处理中的优越性。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：83968
    • 提供者：weixin_38723236

  1. Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：105472
    • 提供者：weixin_38742954

  1. 嵌入式系统/ARM技术中的Cortex-M3的异常处理机制研究

  2. 摘要 详细阐述CortexM3异常的分类、优先级、进入和退出，以及在CortexM3异常处理机制中使用的新技术--迟到（latearriving）和尾链（tailchaining）；最后，比较CortexM3和ARM7异常控制机制的区别，并量化分析迟到和尾链技术在异常处理中的优越性。 　　引言 　　CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于 ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：257024
    • 提供者：weixin_38693967

  1. 嵌入式系统/ARM技术中的Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司第一款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。NVIC（Nested Vectored Interrupt Controller,嵌套向量中断控制器）是CortexM3处理器的一个紧耦合部件，可以配置1~240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力[1].同时，抢占（preemptio

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：246784
    • 提供者：weixin_38551376

  1. Cortex-M3的异常处理机制研究

  2. 摘要 详细阐述CortexM3异常的分类、优先级、进入和退出，以及在CortexM3异常处理机制中使用的新技术--迟到（latearriving）和尾链（tailchaining）；，比较CortexM3和ARM7异常控制机制的区别，并量化分析迟到和尾链技术在异常处理中的优越性。 　　引言 　　CortexM3是ARM公司款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于 ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：209920
    • 提供者：weixin_38709511

  1. Cortex-M3内核的异常处理机制及其新技术研究

  2. CortexM3是ARM公司款基于ARMv7M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。NVIC（Nested Vectored Interrupt Controller,嵌套向量中断控制器）是CortexM3处理器的一个紧耦合部件，可以配置1~240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力[1].同时，抢占（preemption）

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：217088
    • 提供者：weixin_38516491