本测频系统中采用的测频原理是相检宽带测频技术。在频率测量中，设标频信号为 f0 ，被 测信号为 fX ，则 f0=A · fC ， fX=B · fC ， A 、 B 是两个互素的正整数，称 fC 为 f0 和 fX 的最大 公因子频率 fmax c ，其倒数为两频率的最小公倍数周期 Tmin c 。如果这两个信号的周期稳 定，它们之间的相位差变化也具有周期性，周期即为 Tmin c 。设两信号的初始相位差为 0 （即初始相位重合 ） ，则经过 N · Tmin c(N 为正整数）之后，它们的
Altera公司日前宣布，开始发售业界的首款65nm低成本FPGA——Cyclone III系列。Cyclone III FPGA比竞争FPGA的功耗低75%，含有5K至120K逻辑单元(LE)，288个数字信号处理(DSP)乘法器，存储器达到4Mbits。Cyclone III系列比前一代产品每逻辑单元成本降低20%，使设计人员能够更多地在成本敏感的应用中使用FPGA
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
