点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - D触发器设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于EDA实现D触发器的设计
通过EDA实现D触发器设计,编译通过,适合初学者,仅供参考。
所属分类:
专业指导
发布日期:2010-01-23
文件大小:751616
提供者:
zjp649527
集成电路计算机辅助设计--D触发器
完整的LED驱动芯片中的逻辑驱动电路设计及版图实现。完整的课程设计
所属分类:
嵌入式
发布日期:2010-06-06
文件大小:1048576
提供者:
weishugang6
触发器设计的10111101串行编码识别电路
用D触发器设计的10111101串行编码识别电路。当输入为正确信号时,LED灯就亮。
所属分类:
专业指导
发布日期:2010-06-10
文件大小:172032
提供者:
cc86889241314
在MAX+PLUS II中,使用图形编辑器设计一个3位的十进制加法计数器,使用VHDL语言设计一个D触发器
1.在图形编辑器中设计一个3位的十进制加法计数器,以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真,验证功能正确。分析此电路的最高计数频率。 2.修改这个计数器的归零值,使其计数到119就归零,增加异步清零功能,加法计数/减法计数控制功能。 3.在文本编辑器中使用VHDL语言设计一个D触发器,具有反向输出端。命名为xxxdff.vhd,仿真验证。
所属分类:
嵌入式
发布日期:2010-07-05
文件大小:167936
提供者:
bi_qianyu
三八译码器及D触发器
本设计主要利用VHDL进行三八译码器和D触发器的可编程程序设计,利用MAX+plusⅡ进行程序模拟仿真。
所属分类:
专业指导
发布日期:2011-04-22
文件大小:87040
提供者:
goodbest0
d触发器课程设计版图
d触发器版图课程设计 d触发器版图课程设计 d触发器版图课程设计
所属分类:
专业指导
发布日期:2011-06-23
文件大小:800768
提供者:
naonaoyang123
基于1_of_2共振隧穿数据选择器的可置位复位D触发器设计
基于1_of_2共振隧穿数据选择器的可置位复位D触发器设计
所属分类:
专业指导
发布日期:2011-08-04
文件大小:416768
提供者:
w39382524
D触发器构成的智力抢答器
数字电子技术课程设计,D触发器构成的智力抢答器
所属分类:
专业指导
发布日期:2011-11-10
文件大小:199680
提供者:
cammera_n
基于EDA设计D触发器设计
1.HDB3编码解码原理 HDB3码:三阶高密度双极性码。 HDB3码与二进制序列的关系: (1)二进制信号序列中的“0”码在HDB3码中仍编为“0”码,二进制信号中“1”码,在HDB3码中应交替地成+1和-1码,但序列中出现四个连“0”码时应按特殊规律编码(引入传号交替反转码的“破坏点”V码); (2)二进制序列中四个连“0”按以下规则编码:信码中出现四个连“0”码时,要将这四个连“0”码用000V或B00V取代节来代替(B和V也是“1”码,可正、可负)。这两个取代节选取原则是,使任意两个相
所属分类:
硬件开发
发布日期:2012-06-02
文件大小:936960
提供者:
mfs1184396251
D触发器实验
用cmos做的D触发器设计,各参数的设置及电路仿真。
所属分类:
专业指导
发布日期:2012-09-26
文件大小:470016
提供者:
wdh3512507
反相器链缓冲器级数和尺寸优化,D触发器设计及输出延时优化
VLSI设计和优化问题,包括两个内容:反相器链缓冲器级数和尺寸优化,D触发器设计及输出延时优化。使用hspice网格形式设计优化,文档内代码可直接使用。
所属分类:
电信
发布日期:2013-11-15
文件大小:1048576
提供者:
jajupmochiwxxz
D触发器设计
TSPC原理的D触发器0.35μm工艺版图设
所属分类:
嵌入式
发布日期:2014-06-17
文件大小:6291456
提供者:
yiyouyiyou_11
D触发器_寄存器
第17讲D触发器_寄存器,时序逻辑电路,硬件设计
所属分类:
硬件开发
发布日期:2014-07-04
文件大小:849920
提供者:
dadizi1018232
D触发器的设计与仿真
D触发器的仿真与设计,详细讲解了代码算法思想。用Verilog实现
所属分类:
其它
发布日期:2015-05-23
文件大小:3145728
提供者:
the_v_
SEU/SET加固D触发器的设计与分析
本文首先回顾了深亚微米数字集成电路辐射加固的发展趋势,然后针对D触发器提出了一种新颖的保护门触发器(GGFF)设计。通过对DFF及其三种加固设计的SPICE仿真,分别测试其抗SEU/SET能力和时间参数,验证了GGFF具有抵御60fC电荷注入的SEU加固能力和过滤输入数据、时钟信号上 500ps宽SET的能力。
所属分类:
其它
发布日期:2020-08-05
文件大小:113664
提供者:
weixin_38660058
新型自动开/关机电源电路图设计
节电是各种电池供电设备所需考虑的首要因素。为防止用户忘记关机,一些设备采用了自动关机电路。此外,许多设备中使用一个开/关按键控制开启或关断电源,即使微处理器(MPU)正在处理关键程序,按键按下时,系统也会关断,造成重要数据的丢失。本文仅使用一个D触发器设计了一种结构简单,使用方便可靠的自动开/关机电路。
所属分类:
其它
发布日期:2020-08-09
文件大小:75776
提供者:
weixin_38661939
集成电路中的基于CMOS双D触发器CD4013的脉冲宽度检测电路设计
D触发器的常规使用一般是用作二分频器、计数器或移位寄存器。然而,只要对D触发器的外围电路加以改进,根据其基本逻辑功能。就可充分发挥其独特的作用。数字装置中常用的脉冲宽度检测电路,对脉冲信号的宽度进行识别,例如,当输入脉冲的宽度为一个特定值时。便产生一个响应,否则就不予响应。以下就用CMOS双D触发器CD4013组成的几种脉冲宽度检测电路作一介绍。 检测线路之一如图l所示。ICl、IC2为一片CD4013,其中ICl构成一单稳态触发器,单稳态输出端Q1作为D触发器IC2的时钟脉冲,Q2端作vo输
所属分类:
其它
发布日期:2020-10-19
文件大小:100352
提供者:
weixin_38630091
基于数据选择器和D触发器的多输入时序电路设计
本文给出多输入变量时序逻辑网络的一种新型结构:将D触发器和数据选择器进行组合,构成既有存储功能又有数据选择功能的多输入时序网络,并给出设计过程中不需要进行函数化简的设计技术。
所属分类:
其它
发布日期:2020-10-26
文件大小:241664
提供者:
weixin_38752282
基于数据选择器和D触发器的多输入时序电路设计
在SSI时序逻辑电路设计中,遵循的设计准则是:在保证所设计的时序逻辑电路具有正确功能的前提下,触发器的激励函数应最小化,从而简化电路结构。用卡诺图法或公式法化简触发器的激励函数,在多输入变量时相当繁琐甚至难以进行。因此,需要寻求多输入时序逻辑电路简捷设计方法。本文给出多输入变量时序逻辑网络的一种新型结构:将D触发器和数据选择器进行组合,构成既有存储功能又有数据选择功能的多输入时序网络,并给出设计过程中不需要进行函数化简的设计技术。 1 基本原理 1.1 基本多输入时序网络 1.
所属分类:
其它
发布日期:2020-11-06
文件大小:229376
提供者:
weixin_38692043
电流型CMOS脉冲D触发器设计
电流型CMOS脉冲D触发器设计
所属分类:
其它
发布日期:2021-03-24
文件大小:279552
提供者:
weixin_38610573
«
1
2
3
4
5
6
7
8
9
10
»