注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB布局合理性经验总结

  2. PCB布局合理性经验总结 一块优秀的电路板，除了在实现电路原理功能之外，还要考虑EMI,EMC，ESD，信号完整性等电气特性，也要考虑机械结构，大功耗芯片的散热问题，在这基础上再考虑电路板美观问题。所以，PCB板布线是门艺术，具体而言是门折衷的艺术。在开始学习摸索PCB布线之前，或许您会在各式各样的参考书中看见各式各样的PCB板布线的规则，即使许多规则在一定程度上会是有相同的内涵，可是在不同的实际布板实践中会有不同的侧重点，甚至规则之间会产生冲突。举个例子：规则一信号传输的路径越短越好，规则二

  3. 所属分类：嵌入式

    • 发布日期：2009-06-20
    • 文件大小：7168
    • 提供者：frankxiang2008

  1. DDR电路的信号完整性

  2. DDR电路的信号完整性DDR电路的信号完整性

  3. 所属分类：专业指导

    • 发布日期：2009-10-13
    • 文件大小：278528
    • 提供者：voritud

  1. DDR电路的信号完整性 DDR电路的信号完整性

  2. DDR电路的信号完整性DDR电路的信号完整性DDR电路的信号完整性

  3. 所属分类：专业指导

    • 发布日期：2010-10-21
    • 文件大小：149504
    • 提供者：zhenwenxian

  1. 高速PCB基础理论及内存仿真技术

  2. 主要讲述了高速电路设计中的PCB布局布线，以及典型的高速信号DDR内存的信号完整性仿真

  3. 所属分类：硬件开发

    • 发布日期：2011-04-22
    • 文件大小：5242880
    • 提供者：mqlovefy

  1. DDR内存布线指导_Micron.pdf

  2. Micro DDR 内存布线指导 观点 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR 或者DDR2，SDRAM 打交道。DDR的工作频率很高，因此，DDR 的Layout 也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。下面本文针对DDR 的Layout 问题进行讨论

  3. 所属分类：硬件开发

    • 发布日期：2012-02-20
    • 文件大小：423936
    • 提供者：hmanhcc

  1. DDR内存布线指导

  2. 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR或者DDR2，SDRAM打交道。DDR的工作频率很高，因此，DDR的布线（或者Layout）也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-30
    • 文件大小：410624
    • 提供者：realsendoh

  1. 智能手机信号完整性测试

  2. 智能手机的硬件电路设计越来越复杂,在非常小的空间内存在各种高速信号,仅仅依赖于功能测试已不能满足质量要求,信号完整性测试越来越必不可少。基于示波器的信号完整性测试包括了信号波形测试，时序测试，眼图测试，抖动测试，频谱测试等。智能手机的信号完整性测试主要包括小电压电源纹波测量，时钟信号测量，各种串行数据(USB2.0,MIPI,MHL)的一致性测量，产生行业组织要求的一致性测试报告,DDR测量，传输信道测量等。

  3. 所属分类：专业指导

    • 发布日期：2012-10-13
    • 文件大小：3145728
    • 提供者：globalgiant

  1. ARM11高速电路设计与仿真

  2. 现代电子设备正向小型化和多功能化方向发展,因而要求其印制电路板具有 高速、高集成度和高可靠性等特性。同时系统工作频率的提升和信号上升沿/下 降沿时间的缩短,使得互连线的传输线效应越来越明显,从而导致信号在传输过 程中产生反射、串扰等问题,甚至产生电源完整性问题和电磁干扰问题。仅仅根 据一些经验规则进行PCB设计很难保证不出现信号完整性问题,更无法保证电 源完整性和电磁兼容性。必须使用专业的仿真工具对PCB进行仿真以得出符合 各方面要求的设计规范。高速PCB设计的难点已从单纯的信号完整性问题,向

  3. 所属分类：硬件开发

    • 发布日期：2013-02-17
    • 文件大小：20971520
    • 提供者：pengwangguo

  1. DDR内存pcb布线指导

  2. 高速数字电路的设计过程中，工程师总是不可避免的会与 DDR 或者 DDR2，SDRAM 打交道。DDR的工作频率很高，因此，DDR 的 Layout 也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。本文针对 DDR 的 Layout 问题进行讨论。

  3. 所属分类：硬件开发

    • 发布日期：2016-10-20
    • 文件大小：423936
    • 提供者：zhj1126278757

  1. 基于HyperLynx 9.0的信号和电源完整性仿真分析 周润景 著+书签

  2. 本书以HyperLynx 9.0软件为基础，以具体的电路为范例，系统讲述了信号完整性和电源完整性仿真分析的全过程。本书不仅介绍了信号和电源完整性设计的基础知识，也详细介绍了HyperLynx 9.0软件的功能和使用流程。为了使读者对高速电路设计有更清晰的认识，本书还以理论与实践相结合的方式，对HDMI、PCI-E、DDR等设计电路布线前、后的仿真进行了详细介绍

  3. 所属分类：其它

    • 发布日期：2019-04-10
    • 文件大小：70254592
    • 提供者：hfstray

  1. 《趣味FPGA》.pdf

  2. 入门级FPGA学习材料，简单明了，易学易会！了解FPGA从这本书开始主界而 菜单栏 58 工具栏 编辑/调试区… 控制台 ⅹ语言-流水灯…… y语言-程序示例 着自着非非着着看音着自着着 28 mcu综合应用 非着着着·着着·着着 75 游戏简介 硬件框架… 76 自制手柄按键映射……… 软件框架 看自 78 VGA显示区域布局 六、按键底层逻辑( ver i log 七、按键上层程序(y语言) 八、vga底层逻辑( ver i log)… 82 九 ram底层逻辑( ver i log 85

  3. 所属分类：Hadoop

    • 发布日期：2019-07-15
    • 文件大小：3145728
    • 提供者：abcdef1986

  1. 再谈DDR内存布线.pdf

  2. 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR 或者DDR2，SDRAM打交道。DDR 的工作频率很高，因此，DDR 的布线（或者Layout）也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。下面本文针对DDR 的布线问题 （Layout）进行讨论。

  3. 所属分类：其它

    • 发布日期：2019-09-15
    • 文件大小：592896
    • 提供者：weixin_38743602

  1. 基于高速嵌入式系统的信号完整性分析

  2. 提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键。本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统，对高速电路进行了研究。通过信号完整性仿真分析，解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：363520
    • 提供者：weixin_38609765

  1. PCB阻抗控制技术

  2. 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，我对这个问题有了一些粗浅的认识，愿和大家分享。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：163840
    • 提供者：weixin_38590355

  1. 通信与网络中的TT的芯片级终端网络可提高高速电路信号完整性

  2. TT电子IRC高级薄膜分部(TT electronics IRC Advanced Film Division)推出一种芯片级封装的Thevenin终端网络，适用于终止高速数字电路中的信号线。 　　 这种命为CHC系列的18个电阻球栅阵列(BGA)网络可提高高速数字电路中的信号完整性，它在网络原理图中九个Thevenin对，可用于DDR存储器终结、ECL/PECL高速逻辑终结和单端及差分信号终结。 　　这种芯片级终端网络有各种标准和定制阻值，绝对温度电阻系数(TCR)为±100 ppm/

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：38912
    • 提供者：weixin_38608726