注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 针对DDR2-800和DDR3的PCB信号完整性设计.包括涉及阻抗，层叠，拓扑，时序等设计方案与分析。

  3. 所属分类：专业指导

    • 发布日期：2010-03-12
    • 文件大小：1048576
    • 提供者：zklion

  1. 针对DDR2-800和DDR3的PCB信号完整性设计 英文版

  2. 本文章主要涉及到对DDR2 和DDR3 在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些 是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB 层数，特别是4 层板的情况下的相关技术，其中一些设 计方法在以前已经成熟的使用过。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-18
    • 文件大小：563200
    • 提供者：bkfeng

  1. 针对DDR2-800和DDR3的PCB信号完整性设计（中文版）

  2. 本文章主要涉及到对DDR2 和DDR3 在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些 是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB 层数，特别是4 层板的情况下的相关技术，其中一些设 计方法在以前已经成熟的使用过。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-18
    • 文件大小：1048576
    • 提供者：bkfeng

  1. 针对DDR2-800和DDR3的PCB信号完整性设计.doc

  2. 针对DDR2-800和DDR3的PCB信号完整性设计.doc

  3. 所属分类：硬件开发

    • 发布日期：2012-07-19
    • 文件大小：1048576
    • 提供者：tuoyunfeng

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 针对DDR2-800和DDR3的PCB信号完整性设计，指导DDR的高速PCB设计！

  3. 所属分类：硬件开发

    • 发布日期：2013-02-16
    • 文件大小：1048576
    • 提供者：paladinding

  1. Layout 設計參考

  2. 针对DDR2-800和DDR3的PCB信号完整性设计

  3. 所属分类：硬件开发

    • 发布日期：2013-02-28
    • 文件大小：1048576
    • 提供者：lujin772002

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术

  3. 所属分类：硬件开发

    • 发布日期：2013-04-07
    • 文件大小：1048576
    • 提供者：lajifm

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 资源共用一下

  3. 所属分类：硬件开发

    • 发布日期：2013-04-12
    • 文件大小：1048576
    • 提供者：jomerwj

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 针对DDR2-800和DDR3的PCB信号完整性设计

  3. 所属分类：其它

    • 发布日期：2013-04-23
    • 文件大小：1048576
    • 提供者：sunghui

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 针对DDR2-800和DDR3的PCB信号完整性设计

  3. 所属分类：电子商务

    • 发布日期：2013-05-27
    • 文件大小：712704
    • 提供者：torrestang

  1. DDR2和DDR3设计经验

  2. 本文主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。

  3. 所属分类：硬件开发

    • 发布日期：2013-12-09
    • 文件大小：1048576
    • 提供者：u013089154

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 对DDR2-800和DDR3的PCB信号完整性设计给出参考，有一定的参考价值

  3. 所属分类：嵌入式

    • 发布日期：2014-01-24
    • 文件大小：1048576
    • 提供者：pretty_he720

  1. DDR2和DDR3设计经验

  2. 本文章主要涉及到对DDR2 和DDR3 在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些 是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB 层数，特别是4 层板的情况下的相关技术，其中一些设 计方法在以前已经成熟的使用过。

  3. 所属分类：其它

    • 发布日期：2015-05-11
    • 文件大小：1048576
    • 提供者：szherbie

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 本文章主要涉及到对 DDR2 和 DDR3 在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些 是具有相当大的挑战性的。文章重点是讨论在尽可能少的 PCB 层数，特别是 4 层板的情况下的相关技术，其中一些设 计方法在以前已经成熟的使用过

  3. 所属分类：硬件开发

    • 发布日期：2017-09-19
    • 文件大小：1048576
    • 提供者：u010285122

  1. DDR2和DDR3 PCB信号完整性设计

  2. DDR2和DDR3 PCB信号完整性设计，给需要的同学学习，非常不错的文章

  3. 所属分类：硬件开发

    • 发布日期：2018-08-01
    • 文件大小：802816
    • 提供者：weixin_42647881

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 针对DDR2-800和DDR3的PCB信号完整性设计，可以帮助可靠性设计

  3. 所属分类：硬件开发

    • 发布日期：2018-10-18
    • 文件大小：1048576
    • 提供者：tianyahappy_w

  1. PCB的SI设计：DDR2、DDR3应该是这样的

  2. 本文章主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3的速度已经高达1600 Mbps。对于如此高的速度，从PCB的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：841728
    • 提供者：weixin_38688097

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 本文章主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3的速度已经高达1600 Mbps。对于如此高的速度，从PCB的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：1048576
    • 提供者：weixin_38526612

  1. DDR2和DDR3的PCB信号完整性设计

  2. 作为电子与通信工程及其相关的资料。对于那些从事软硬件开发、集成电路设计、系统设计的工程技术人员来说也是一本很好的文章。 　　它主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：486400
    • 提供者：weixin_38699593