搜索资源 - DDR2读写时序 - 点数信息

点数信息

注册会员 | 设为首页 | 加入收藏夹

您好，欢迎光临本网站！[请登录] ！[注册会员]！

热门搜索： 源码 Android 整站插件识别 p2p 游戏算法更多...

在线客服QQ:632832888

当前位置：

搜索资源 - DDR2读写时序

下载资源分类

移动开发

开发技术

课程资源

网络技术

操作系统

安全技术

数据库

行业

服务器应用

存储

信息化

考试认证

云计算

大数据

跨平台

音视频

游戏开发

人工智能

区块链

资源分类

搜索资源列表

VFBC的VHDL代码及MicroBlaze上C代码读写DDR2
VFBC的VHDL代码以及MicroBlaze上C代码读写DDR2 在XILINX公司V5板上把CF卡24位bmp图像数据读取到DDR2中在写回到CF卡中包含：给予MicroBlaze PLB4.6的C代码 VFBC接口时序VHDL代码可供参考
所属分类：硬件开发
- 发布日期：2012-07-19
- 文件大小：4096
- 提供者：yeziqiang

DDR2 读写时序
DDR2读写时序，需要DDR2开发的同学注意哦
所属分类：硬件开发
- 发布日期：2014-02-22
- 文件大小：2097152
- 提供者：u013743578

DDR2-SDRAM操作时序
对DDR2 SDRAM的访问是基于突发模式的; 读写时，选定一个起始地址，并按照事先编程设定的突发长度（4或8）和突发顺序来依次读写.访问操作开始一个激活命令, 后面紧跟的就是读或者写命令。和激活命令同步送达的地址位包含了所要存取的簇和行(BA0, BA1 选定簇; A0-A13 选定行). 和读或写命令同步送达的地址位包含了突发存取的起始列地址，并决定是否发布自动预充电命令。在进行常用的操作之前, 要先对DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息，寄存器的定义
所属分类：C
- 发布日期：2017-09-07
- 文件大小：2097152
- 提供者：wuyang1982

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2009-03-04
- 文件大小：2097152
- 提供者：xie24

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2019-01-20
- 文件大小：2097152
- 提供者：carocaro

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2019-02-06
- 文件大小：2097152
- 提供者：linfeiyu2007

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2019-03-13
- 文件大小：2097152
- 提供者：qinweixing2006

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2019-04-10
- 文件大小：2097152
- 提供者：william_yang2009

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2019-07-23
- 文件大小：2097152
- 提供者：weixin_42577562

基于FPGA的DDR2 SDRAM存储器用户接口设计.pdf
基于FPGA的DDR2 SDRAM存储器用户接口设计pdf,使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。
所属分类：其它
- 发布日期：2019-09-14
- 文件大小：1048576
- 提供者：weixin_38743602

DDR2 读写时序
DDR2读写时序，需要DDR2开发的同学注意哦
所属分类：硬件开发
- 发布日期：2020-05-08
- 文件大小：2097152
- 提供者：yi122144453

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2020-02-16
- 文件大小：2097152
- 提供者：hlj1013

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2020-01-15
- 文件大小：2097152
- 提供者：saturn12345

FPGA自学笔记——设计与验证VIP版.pdf
开始有计划写这本书的时候， Altera 还叫 Altera，还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛换成了 SOC 大赛，软核变硬核，性能翻几番。那个时候，能出一本认认真真讲 FPGA 设计的书，会得到非常高的评价。而我，则由于工作变动，中间拖沓了半年，当半年后再来准备动笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部，基于嵌入式硬核的 S
所属分类：硬件开发
- 发布日期：2019-09-03
- 文件大小：16777216
- 提供者：qq_30307853

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2020-06-13
- 文件大小：2097152
- 提供者：daifeiwudi

航电FC接口板存储模块设计与硬件电路实现
航电光纤通道接口板是实现航电系统统一网络的基础，在高速传输过程中，光纤通道接口板需要及时对未处理的帧进行缓存。文章基于DDR2的大容量、高速率存储模块为这一问题提出了解决方案。对DDR2的功能及结构进行了简要阐述，根据输入和输出需求，设计实现了DDR2芯片组电路，采用FPGA IP核实现DDR2控制器，测试仿真控制器的读写时序。测试结果表明，所设计的DDR2控制器能够按照规则的时序进行操作，实现了高速读写，可以实现功能集成并节约成本，很好地满足光纤通道接口板的设计需求。
所属分类：其它
- 发布日期：2020-10-16
- 文件大小：236544
- 提供者：weixin_38742656

基础电子中的高速数字系统时序分析
对于高速数字系统设计，时序分析尤其重要，特别是随着时钟频率的提高，留给数据传输的有效读写间隙越来越小，想要在极短的时间内让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。　　目前，各类高速串口已大量应用在设计中，如PCI-Express、XAUI等，常见的还有DDR、DDR2存储器之类的高带宽并行总线。如果了解了这些数据接口的特点，设计结果就会令人满意。快速信号与慢速信号的设计重点略有不同，而前者的一个重要特点就是它必须满足严格的时序关系。　　所以，必须像音乐指挥家一
所属分类：其它
- 发布日期：2020-11-16
- 文件大小：36864
- 提供者：weixin_38727694

DDR2 SDRAM 操作时序规范中文版
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
所属分类：专业指导
- 发布日期：2021-02-25
- 文件大小：2097152
- 提供者：swp0314

 基于FPGA的DDR2 SDRAM存储器用户接口设计
使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。
所属分类：其它
- 发布日期：2021-01-30
- 文件大小：1048576
- 提供者：weixin_38743076