注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DDR3 design guide

  2. micron资料，供硬件设计者参考——点对点设计guide，适合DDR系统设计。

  3. 所属分类：其它

    • 发布日期：2011-07-03
    • 文件大小：265216
    • 提供者：alfarainy

  1. JESD79-3C,DDR3最新规范

  2. DDR2已渐渐淡出业界，DDR3风头正茂。该文档是最新的DDR3标准，是最详细最基础的介绍DDR3的资料，值得每一个硬件工程师拥有。

  3. 所属分类：其它

    • 发布日期：2011-10-15
    • 文件大小：5242880
    • 提供者：rhett_butler

  1. JESD79-3A_DDR3规范

  2. DDR3的国际标准，硬件工程师的必修课程

  3. 所属分类：硬件开发

    • 发布日期：2012-07-23
    • 文件大小：8388608
    • 提供者：weisili0305

  1. DDR3 布线指南

  2. DDR3 布线的方法，对于DDR3的硬件布线很有帮助

  3. 所属分类：硬件开发

    • 发布日期：2012-11-23
    • 文件大小：524288
    • 提供者：ximonyu

  1. DDR3 JESD79-3C

  2. DDR3的JEDEC标准，适用于硬件电路开发与设计，在网上不好找。

  3. 所属分类：硬件开发

    • 发布日期：2013-06-18
    • 文件大小：5242880
    • 提供者：flyinggodson

  1. DDR3走线规则

  2. DDR走线规则，硬件开发必备，方便硬件开发，及画图人员走线，

  3. 所属分类：硬件开发

    • 发布日期：2014-02-21
    • 文件大小：524288
    • 提供者：parkerjang

  1. AM335X及DDR3原理图和PCB图完整设计

  2. TI的A8处理器AM335X，广泛应用于各种工业控制场合，特别是1GHZ主频+DDR3的硬件参考设计，速度快，设计走线要求高，设计注意事项多，需要认真学习研究，本参考设计是TI典型BEAGLEBONE的一个BLACK扩展，适合初学者和广大硬件爱好者学习研究。

  3. 所属分类：硬件开发

    • 发布日期：2014-05-17
    • 文件大小：7340032
    • 提供者：yoyo_paopao

  1. DDR硬件布线设计必读

  2. 详细列举了DDR硬件设计的要点，需要特别注意的细节！

  3. 所属分类：硬件开发

    • 发布日期：2014-07-18
    • 文件大小：291840
    • 提供者：brucechen2012

  1. DDR3内存控制器参数设计实例参考

  2. 本文档基于PowerPC P1020 CPU硬件手册和DDR3芯片H5TQ1G63DFR H9C为例，演示了内存控制器参数的配置过程，对于新开发单板的初学者有用。每个板子的参数与硬件，甚至芯片批次有关系，不可能完全一样，不要照抄这些参数，而是看思路。

  3. 所属分类：硬件开发

    • 发布日期：2015-01-06
    • 文件大小：2097152
    • 提供者：sincostan

  1. sp605 ddr3学习文档

  2. 这是开发sp605上ddr3资源的一个过程和总结。作者是一个第一次用xilinx系列硬件的小白开发员，经过思考和测试完成了MCB的第一次调试，很详细，也是一步步来的。

  3. 所属分类：硬件开发

    • 发布日期：2015-02-09
    • 文件大小：2097152
    • 提供者：dingyunbing

  1. Altera 存储器接口手册

  2. 值得一读的存储器接口手册,包含有IP，硬件，配置说明信息。 FPGA开发人员必读参考读物。

  3. 所属分类：其它

    • 发布日期：2015-03-14
    • 文件大小：18874368
    • 提供者：andrew00_zhang

  1. DDR3 硬件设计和 Layout 设计【中为电子科技工作室】

  2. 这是一篇关于 DDR3 SDRAM IP core 的设计向导，出自飞思卡尔，为了实现 PCB 的灵活设计，我们可以采用合适的拓扑结构简化设计时的板级关联性。

  3. 所属分类：硬件开发

    • 发布日期：2015-03-29
    • 文件大小：1008640
    • 提供者：u010315448

  1. DM8168硬件调试笔记

  2. DDR3，对于DDR3的layout DATASHEET上的有非常详尽的说明，我们只要严格遵守就不会有什么大碍。我主要罗列关键问题点：1：等长的问题，对于地址线（包括时钟）要做等长处理而且从DM8168到第一片DDR3芯片的距离必须控制在2500mil，同一地址线之间的距离遵守3W原则，时钟线距离遵守4W原则。同一组

  3. 所属分类：硬件开发

    • 发布日期：2015-05-29
    • 文件大小：339968
    • 提供者：xunaiqun

  1. DDR3设计规范

  2. DDR3的设计规范，，可以供硬件工程师开发的时候以及研发的时候参考用

  3. 所属分类：硬件开发

    • 发布日期：2015-08-16
    • 文件大小：1048576
    • 提供者：nsxpyt

  1. DDR3 读写程序

  2. ddr3的读写程序，通过仿真测试和硬件平台测试，用的是vivado和modelsim，测试通过！用xilinx的ip核，用户接口模块是自己写的！

  3. 所属分类：硬件开发

    • 发布日期：2016-01-20
    • 文件大小：529408
    • 提供者：qq_16797773

  1. RK3288 layout硬件布线

  2. 瑞芯微RK3288硬件layout图，4个DDR3，一颗EMMC，RK3288；搭配千兆以太网，BT/WIFI正基；

  3. 所属分类：硬件开发

    • 发布日期：2018-05-27
    • 文件大小：6291456
    • 提供者：u010493109

  1. DDR3基础与进阶

  2. 本文是作者在华为工作期间写的一篇对DDR3全面的总结，当时有好几年经常接触DDR3的设计与测试，期间总结了大量的知识点，于是业余时间汇总起来写成本文，因为DDR3属于业界通用的器件，其中知识也不涉及到公司秘密，所以分享出来供大家参考。 文章摘要： DDR，在PC、手机、通信设备等产品中广泛应用。而随着技术发展以及用户需求提高，内存不断升级，从SDRAM, DDR, DDR2、再到DDR3，现在DDR4也开始大规模应用。其特点就是速率、容量不断提高，而且性能、功耗方面也不断优化。内存技术是很多软

  3. 所属分类：硬件开发

    • 发布日期：2019-02-16
    • 文件大小：5242880
    • 提供者：xianqiyuan

  1. FPGA器件预布线，以及ddr3调试问题汇总与总结

  2. 最近公司有一个新项目，方案定的是一款Cyclone V Soc FPGA，用到了两个ddr3，一个挂在Qsys系统的HPS里面，一个挂在Logic的Hard Memory Controller那里，这两周一直在跟硬件配合，一起验证器件的管脚配置是否正确。期间在调试这两个ddr3时遇到了好多问题，网上对这方面的资料也比较少，把这些问题的解决方法记录下来。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：58368
    • 提供者：weixin_38596485

  1. 基于FPGA的DDR3多端口读写存储管理系统设计

  2. 本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储管理。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：423936
    • 提供者：weixin_38690376

  1. NanoPi-M4-基准：系统信息，NanoPi M4 v1板的基准（RK3399，2Gb DDR3）-源码

  2. NanoPi-M4-基准 系统信息，NanoPi M4 v1板的基准（RK3399，2Gb DDR3） 硬件信息： system_info\ls_\lshw.txt lsusb.txt system_info\hwinfo.txt linux distrib信息： system_info\distrib.txt system_info\dpkg.txt (standart packets in origin distrib) system_info\dmesg.txt system_i

  3. 所属分类：其它

    • 发布日期：2021-02-16
    • 文件大小：5242880
    • 提供者：weixin_42140846
« 12 3 4 »