注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 低频数字式相位测量仪

  2. 包括相位测量仪和数字式移相信号发生器两部分。采用DDS技术生成两路正弦波信号，由FPGA实现对20Hz～20KHz频率范围的信号的频率、相位等参数的精确测量；数字移相信号发生器由单片机和FPGA的通讯完成，由单片机控制信号输出的频率和相位，实现了移相，可提供频率、相位、幅度可调的两路输出信号。 该资源为FPGA部分的代码。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-11
    • 文件大小：4194304
    • 提供者：sisiweihappy

  1. 基于的Verilog HDLDDS设计与仿真

  2. 详细 阐~-t'l用 QuartusII实现 DDS(直接数 字频 率合成 器)模块 的方法和 步骤 。首 先分析 DDS的设计原 理 ，并 对其进行 系统建模，利用Verilog HDL实现设计并在开发环境下进行功能仿真，选用现场可编程器件 FPGA作为目标器件， 得到可以重构的 IP核，其可以很方便地实现复杂的调频、调相和调幅功能。利用该方法实现的 DDS模块具有更广泛的实际 意义和更良好 的实用性 。

  3. 所属分类：嵌入式

    • 发布日期：2010-03-27
    • 文件大小：214016
    • 提供者：bingjay123

  1. DDS关于FPGA设计的源程序（Verilog HDL）

  2. 使用Verilog HDL语言设计关于FPGA的DDS源程序。包括正弦波形、三角波形和方波波形三种波形可供选择。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-01
    • 文件大小：8192
    • 提供者：limotan

  1. FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已验证）

  2. FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你自己加进去就行了（Quartus里面有这个模块）。我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵

  3. 所属分类：硬件开发

    • 发布日期：2010-07-26
    • 文件大小：15360
    • 提供者：hzh0608

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14680064
    • 提供者：zhlyz2003

  1. Verilog制作DDS

  2. 用Verilog程序制作DDS，实现直接数字频率合成，即函数信号发生器设计。

  3. 所属分类：软件测试

    • 发布日期：2011-03-15
    • 文件大小：15360
    • 提供者：zq1057978105

  1. 基于FPGA的四相序载波发生器设计

  2. 本代码以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。

  3. 所属分类：其它

    • 发布日期：2011-08-11
    • 文件大小：5120
    • 提供者：biyuming

  1. 基于verilog HDL的DDS任意波形发生器设计

  2. 模拟锁相环技术是一项比较成熟的技术。应用模拟锁相环，可将基准频率倍频，或分频得到所需的频率，且调节精度可以做到相当高、稳定性也比较好。

  3. 所属分类：嵌入式

    • 发布日期：2011-09-01
    • 文件大小：437248
    • 提供者：coolxtl

  1. 基于FPGA的实用多功能信号发生器

  2. 本文首先介绍了函数信号发生器的研究背景和DDS的理论。然后详尽地叙述了利用Verilog HDL描述DDS模块的设计过程，以及设计过程中应注意的问题。文中详细地介绍了多种信号的发生理论、实现方法、实现过程、部分Verilog HDL代码以及利用Modelsim仿真的结果。

  3. 所属分类：硬件开发

    • 发布日期：2011-09-18
    • 文件大小：4194304
    • 提供者：lenghan1232

  1. verilog DDS

  2. FPGA verilog DDS 模块 一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。

  3. 所属分类：硬件开发

    • 发布日期：2013-09-25
    • 文件大小：669696
    • 提供者：dading1

  1. 基于FPGA的dds信号发生器代码

  2. 能够实现正弦波、方波、三角波、反三角波波形

  3. 所属分类：其它

    • 发布日期：2015-03-20
    • 文件大小：15360
    • 提供者：xiaokang1233456

  1. FPGA实现DDS正弦波、方波、三角波发生器Verilog程序

  3. 所属分类：硬件开发

    • 发布日期：2016-12-03
    • 文件大小：15360
    • 提供者：qq_21539875

  1. 基于verilog的DDS设计

  2. 设计一个完整的DDS波形发生器模块，可实现频率、相位可调，三种波形。 (1) 模式控制：正弦波／三角波／矩形波 (2) 频率控制：直接设置频率值 (3) ROM表地址长度2^8=256、数据位宽10位 (4) 分辨率优于1Hz

  3. 所属分类：专业指导

    • 发布日期：2019-03-23
    • 文件大小：684032
    • 提供者：qq_41398491

  1. 基于DDS的励磁恒流源设计

  2. 针对某型磁性材料性能测试仪激励恒流源的具体要求，采用了基于直接数字频率合成技术的信号发生器设计方法，重点研究了由FPGA设计DDS信号发生器的系统设计原理、硬件构成，以及在Quartus开发环境下。采用硬件描述语言Verilog HDL完成信号发生器的累加器、波形存储表、幅度控制及滤波控制功能，并使用Modelsim进行仿真分析。实验结果表明，该信号发生器能较好地产生所需激励信号，符合设计技术指标

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：103424
    • 提供者：weixin_38609401

  1. 基于Verilog的多路相干DDS信号源设计

  2. 传统的多路同步信号源常采用单片机搭载多片专用DDS芯片配合实现。该技术实现复杂，且在要求各路同步相干可控时难以实现。本文在介绍了DDS原理的基础上，给出了用Verilog_HDL语言实现相干多路DDS的工作原理、设计思路、电路结构。利用Modelsim仿真验证了该设计的正确性，本设计具有调相方便，相位连续，频率稳定度高等优点。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：248832
    • 提供者：weixin_38557670

  1. verilog语言编写的dds信号发生器

  2. verilog语言编写的dds信号发生器，可以实现波形变换(方波、正弦波、三角波、锯齿波)、频率变换，整幅变换，三大主要功能

  3. 所属分类：硬件开发

    • 发布日期：2020-12-23
    • 文件大小：12582912
    • 提供者：weixin_49338632