注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Debussy软件教程.pdf

  2. Debussy支持的波形格式是fsdb，是Fast Signal Database的简写。Debussy也可以读取vcd文件， 在它读入vcd文件时，先自动把vcd文件转换成fsdb 文件，然后再读入debussy。  Debussy提供的新的波形文件格式FSDB相比于VCD格式，压缩量大，加载速度快。  Debussy提供了PLI（for Verilog）和FLI（for VHDL）接口，我们可以在仿真时直接导出FSDB文件。Debussy也提供了用于转换VCD文件为FSDB文件的程序（

  3. 所属分类：C++

    • 发布日期：2009-08-13
    • 文件大小：435200
    • 提供者：KOUTENGQIANG

  1. debussy2002.pdf

  2. debussy工具培训PPT，介绍使用方法。。。。。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-18
    • 文件大小：6291456
    • 提供者：jincheng235

  1. Debussy50 part2

  2. Debussy 是一个用来做信号追踪和观测的HDL代码分析和调试工具软件，弥补ModelSim追踪能力的不足。分3包上传

  3. 所属分类：硬件开发

    • 发布日期：2012-01-04
    • 文件大小：50331648
    • 提供者：jchdvb

  1. Debussy50 part3

  2. Debussy 是一个用来做信号追踪和观测的HDL代码分析和调试工具软件，弥补ModelSim追踪能力的不足。分3包上传

  3. 所属分类：硬件开发

    • 发布日期：2012-01-04
    • 文件大小：34603008
    • 提供者：jchdvb

  1. DEBUSSY调试工具

  2. 非常实用的Verilog\VHDL调试工具，可以帮助设计者快速理解复杂的设计（设计小组中别人开发的 复杂、不熟悉的代码或者IP），查找和定位设计中存在的bug，提高效率，缩短产品上市时间。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-06
    • 文件大小：2048
    • 提供者：dene2

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：48234496
    • 提供者：u011708448

  1. debussy工具使用手册

  2. debussy工具使用手册；学习fpga的得力工具；追踪信号的好帮手

  3. 所属分类：硬件开发

    • 发布日期：2013-08-23
    • 文件大小：1048576
    • 提供者：hfyfpga

  1. debussy学习小结

  2. 作为数字IC前端设计的必备工具，debussy具有强大的波形debug功能，本文档根据实际使用经验，对debussy进行了总结。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-28
    • 文件大小：920576
    • 提供者：why_900109

  1. FPGA 仿真工具

  2. 这是DEBUSSY仿真工具的破解文件，有需要的可以下载下。

  3. 所属分类：硬件开发

    • 发布日期：2015-04-07
    • 文件大小：462
    • 提供者：bys2000000

  1. 如何保证RTL 设计与综合后网表的一致性

  2. ：在超大规模数字集成电路的设计中，我们使用逻辑综合工具来完成从RTL设计到门级网表的转化。我们希望它综合出的门级网表与我们的RTL设计在逻辑和时序上完全一致。但是某些书写风格和设计思路却会造成两者不一致的情况，降低我们的工作效率。本文列举了三种RTL设计与综合后网表不一致的情况，并给出了解决方法．我们以Design Compiler为例，来说明设计RTL时应该注意的问题。在仿真和调试时，我们使用了NC-Verilog和Debussy。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-11
    • 文件大小：66560
    • 提供者：rainet

  1. Debussy官方指导全

  2. Debussy是一套很好的Verilog\VHDL调试工具，可以帮助设计者快速理解复杂的设计,查找和定位设计中存在的bug，提高效率，缩短产品上市时间

  3. 所属分类：专业指导

    • 发布日期：2009-02-22
    • 文件大小：6291456
    • 提供者：vivianlan1990

  1. 高级调试技巧

  2. modelsim 的常用一些命令 关于 do 文件的使用 关于 bat 文件的使用 Debussy 调试工具的使用

  3. 所属分类：硬件开发

    • 发布日期：2018-08-26
    • 文件大小：120832
    • 提供者：weixin_42625444

  1. Debussy-5.4-Windows.zip

  2. 非常好用的Verilog代码阅读工具，可以定位代码位置等多个功能，FPGA开发必备工具，虽然现在软件停更，但是依旧经典

  3. 所属分类：电信

    • 发布日期：2020-04-18
    • 文件大小：135266304
    • 提供者：wuwenqiwuwenqi

  1. sdram_mdl.zip

  2. 看到大家都在用特权同学的sdram控制器代码来学习sdram 原理 但是基本没有拿来就能用的版本， 能用modelsim 仿真的版本就更加的少见了， 于是用了两三天的时间好好调试了一下特权老师的代码 能用 modelsim 仿真了，但是没有在真正的硬件上跑起来， 期间在网上发现了一个非常不错的 verilog调试 工具--debussy 非常棒的工具。有了debussy这个利器我才有心情深入下去一点点的 调试下去终于弄清楚了sdram的原理 。真心希望大家可以尝试一下 debussy这个工具。

  3. 所属分类：互联网