注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 内存工作原理之内存寻址 内存传输 存取时间 内存延迟

  2. 内存工作原理 1.内存寻址 首先，内存从CPU获得查找某个数据的指令，然后再找出存取资料的位置时（这个动作称为“寻址”），它先定出横坐标（也就是“列地址”）再定出纵坐标（也就是“行地址”），这就好像在地图上画个十字标记一样，非常准确地定出这个地方。对于电脑系统而言，找出这个地方时还必须确定是否位置正确，因此电脑还必须判读该地址的信号，横坐标有横坐标的信号（也就是RAS信号，Row Address Strobe）纵坐标有纵坐标的信号（也就是CAS信号，Column Address Strobe）

  3. 所属分类：嵌入式

    • 发布日期：2009-05-07
    • 文件大小：2048
    • 提供者：ssybb

  1. 代码优化：有效使用内存.part3

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：4194304
    • 提供者：eureky

  1. 代码优化：有效使用内存.part1

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：14680064
    • 提供者：eureky

  1. 代码优化：有效使用内存.part2

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：14680064
    • 提供者：eureky

  1. PCI Express体系结构导读Part1

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part2

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part3

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part4

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part5

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：5242880
    • 提供者：netcard316

  1. DRAM的读／写操作

  2. DRAM基本的存取操作如图所示，结合RAS及OAS的有效，分割为行地址和列地址赋予地址。进行读操作时，如果在这里DE有效，则DQn引脚被驱动，读出数据。另一方面，进行写操作时，在CAS有效之前WE有效，然后DQn上设置数据，如果OAS有效，则在其下降沿写入数据。 　　图 DRAM的存取操作 　　这是所谓的初期写的一般方法，除此之外，还具有称为延迟写的方法，此方法在RAS及OAS有效的状态下设置（由于瓦已经无效，因而DQn不能被驱动）数据，在WE的下降沿写人数据。这些方法都是在进行读－修改

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：65536
    • 提供者：weixin_38601878

  1. DRAM内部电路

  2. DRAM单元部分的布线如图所示，具有用于单元选择的字线，并且各个单元与数据线相连。数据线通过列选择开关或者通过预充电开关分别与公用数据线或者预充电电源相连接。预充电电源的电压大多采用器件电源电压一半左右的电压值。 　　 图 DRAM的基本结构 　　数据线上具有读出放大器，在这里对数据线上的状态“1”／“0”进行判定以及放大数据线上的电压电平。  　　图中虚线表示的电容器符号是数据线的寄生电容，正如后面将要叙述的那样，在读出DRAM上的数据时，这个寄生电容具有较大的作用。  　　下面我们来

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：68608
    • 提供者：weixin_38709100

  1. DDR SDRAM的写操作

  2. DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同，瞪着ACT指令的发出而发出WRITE指令。但DDR－SDRAM数据不是与WRITE指令同时发出的，而是在一个时钟后赋予数据，这是与同步DRAM的不同之处。 　　图 DDR－SRAM的写操作 　　另外，DDR－SDRAM锁存数据的时序不是利用CLK，而是利用DQS信号。在DRAM控制器端确定数据后等待若干个延迟时间，选通DQS。而DDR SDRAM端则在该变化沿处锁存数据。 　　进行读操作时，DDR SDRAM输出的DQS具有与

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：68608
    • 提供者：weixin_38747444