注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DS/FH混合扩频接收机解扩及同步技术的FPGA实现

  2. 研究采用编码扩频的DS/FH混合扩频接收机的核心模块----同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及调频同步算法等均采用硬件完成。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：92160
    • 提供者：weixin_38592847

  1. DS/FH混合扩频接收机解扩及同步技术FPGA实现

  2. 本文主要讨论一种基于编码扩频的DS/FH混合扩频接收机解扩及同步过程的实现结构，采用ALTERA公司的APEX20K200RC240-1器件及其开发平台Quartus II实现混合扩频接收机的核心--解扩及同步模块。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：125952
    • 提供者：weixin_38621638

  1. RFID技术中的DS/FH混合扩频接收机解扩及同步技术的FPGA实现

  2. 摘要：研究采用编码扩频的DS/FH混合扩频接收机的核心模块——同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成，提高了捕获速度。实验结果证明该方案是正确可行的。 关键词：DS/FH接收机 解扩 同步 FPGA实现DS/FH混合扩频通信系统中，需要数据不变频器、相关累加器及码发生器等完成下变频、相关解扩等运算。通常采用专用芯片来完成这些功能，导致系统体积增大，不便于小型

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：105472
    • 提供者：weixin_38628647

  1. RFID技术中的DS/FH混合扩频接收机解扩及同步技术FPGA实现

  2. 摘要：研究采用编码扩频的DS/FH混合扩频接收机的核心模块――同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成，提出了捕获速度。实现结果证明该方案是正确可行的。 关键词：DS/FH接收机　解扩　同步　FPGA实现 DS/FH混合扩频通信系统中，需要数字下变频器、相关累加器及码发生器等完成下变频、相关解扩等运算。通常采用专用芯片来完成这些功能，导致系统体积增大不便于小型

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：158720
    • 提供者：weixin_38663167

  1. DS/FH混合扩频接收机解扩及同步技术的FPGA实现

  2. 摘要：研究采用编码扩频的DS/FH混合扩频接收机的模块——同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成，提高了捕获速度。实验结果证明该方案是正确可行的。 关键词：DS/FH接收机 解扩 同步 FPGA实现DS/FH混合扩频通信系统中，需要数据不变频器、相关累加器及码发生器等完成下变频、相关解扩等运算。通常采用专用芯片来完成这些功能，导致系统体积增大，不便于小型化。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：106496
    • 提供者：weixin_38734200

  1. DS/FH混合扩频接收机解扩及同步技术FPGA实现

  2. 摘要：研究采用编码扩频的DS/FH混合扩频接收机的模块――同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成，提出了捕获速度。实现结果证明该方案是正确可行的。 关键词：DS/FH接收机　解扩　同步　FPGA实现 DS/FH混合扩频通信系统中，需要数字下变频器、相关累加器及码发生器等完成下变频、相关解扩等运算。通常采用专用芯片来完成这些功能，导致系统体积增大不便于小型化。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：135168
    • 提供者：weixin_38678394