注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP硬件优化(四)—评估高速超大规模并行乘加电路组合逻辑资源

  2. 在高速超大规模的并行乘加电路的设计中（FIR或者其他运算形式），经常使用booth编码把各乘法化解成部分积，然后用CSA为基本组成单位来进入Wallace tree进行压缩，直到得到S和2C为止。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：49152
    • 提供者：weixin_38503448