注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 深圳大学信息工程学院DSP系统设计课件

  2. 深圳大学信息工程学院DSP系统设计课件，共七讲

  3. 所属分类：硬件开发

    • 发布日期：2009-09-15
    • 文件大小：6291456
    • 提供者：wangshuli1

  1. DSP系统设计100问

  2. 里面包括了关于DSP系统设计的100个疑问的解答

  3. 所属分类：硬件开发

    • 发布日期：2009-10-30
    • 文件大小：9216
    • 提供者：wk871123

  1. DSP系统设计100问

  2. DSP系统设计100问,里面罗列了100个DSP系统设计中常见的100个问题

  3. 所属分类：硬件开发

  1. DSP系统设计及应用实验

  2. DSP系统设计及应用实验DSP系统设计及应用实验DSP系统设计及应用实验

  3. 所属分类：硬件开发

    • 发布日期：2010-06-21
    • 文件大小：38912
    • 提供者：qwzboshipobi

  1. DSP系统设计和BIOS编程及应用实例：DSP编程及实例

  2. DSP系统设计和BIOS编程及应用实例：DSP编程及实例

  3. 所属分类：硬件开发

    • 发布日期：2010-07-21
    • 文件大小：7340032
    • 提供者：shandabogo

  1. DSP系统设计100问.pdf

  2. DSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计100问.pdfDSP系统设计10

  3. 所属分类：硬件开发

    • 发布日期：2010-08-02
    • 文件大小：355328
    • 提供者：yfc4379

  1. DSP系统设计与实践

  2. DSP系统设计与实践 DSP系统设计与实践PDF

  3. 所属分类：嵌入式

    • 发布日期：2011-11-12
    • 文件大小：7340032
    • 提供者：lipuxx

  1. DSP系统设计和BIOS编程及应用实例：基于TMS320C67x.pdf

  2. DSP系统设计和BIOS编程及应用实例：基于TMS320C67x.pdf

  3. 所属分类：嵌入式

    • 发布日期：2011-11-12
    • 文件大小：11534336
    • 提供者：lipuxx

  1. DSP系统设计100问

  2. DSP系统设计100问,DSP 的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？

  3. 所属分类：硬件开发

    • 发布日期：2012-02-17
    • 文件大小：355328
    • 提供者：candyyanran1989

  1. DSP系统设计100问

  2. DSP系统设计100问，详细回答了DSP系统开发的一些问题,以应用开发很有帮助.

  3. 所属分类：硬件开发

    • 发布日期：2012-10-04
    • 文件大小：22528
    • 提供者：niexc2005

  1. dsp系统设计100问

  2. dsp系统设计过程中遇到的问题的解答，是个好东西。

  3. 所属分类：硬件开发

    • 发布日期：2008-12-08
    • 文件大小：355328
    • 提供者：bujizhizhou0218

  1. 深圳大学信息工程学院DSP系统设计课件

  2. 深圳大学信息工程学院DSP系统设计课件,从开始到结束的全过程！别的地方下的，提供参考！

  3. 所属分类：硬件开发

    • 发布日期：2009-03-19
    • 文件大小：6291456
    • 提供者：a617598774

  1. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析.pdf

  2. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析pdf,具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHZ）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：203776
    • 提供者：weixin_38743481

  1. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析.pdf

  2. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析pdf,具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHZ）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：169984
    • 提供者：weixin_38743737

  1. 降低DSP系统设计中的电源噪声

  2. 具有较高时钟率和速度的高速DSP 系统设计正在变得日益复杂。结果,增加了噪声源数。现在,高端DSP 的时钟率(1GHz)和速度(500MHZ)产生可观的谐波,这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：162816
    • 提供者：weixin_38536349

  1. DSP系统设计100问

  2. 本文讲解：DSP系统设计100问。一、时钟和电源 问：DSP的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：205824
    • 提供者：weixin_38570202

  1. DSP中的DSP系统设计开发流程和DSP处理器开发工具

  2. DSP系统设计开发流程 　　在设计需求规范，确定设计目标时，其实要解决二个方面的问题：即信号处理方面和非信号处理的问题。 　　信号处理的问题包括：输入、输出结果特性的分析，DSP算法的确定，以及按要求对确定的性能指标在通用机上用高级语言编程仿真。 　　非信号处理问题包括：应用环境、设备的可靠性指标，设备的可维护性，功耗、体积重量、成本、性能价格比等项目。 　　算法研究与仿真这是DSP应用实际系统设计中重要的一步。这种仿真是在通用机上用高级语言编程实现的，编程时最好能仿DSP处理器形式运行，以达

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：131072
    • 提供者：weixin_38557896

  1. 一种基于NiosⅡ的可重构DSP系统设计[图]

  2. 一种基于NiosⅡ的可重构DSP系统设计[图],摘要：应用NiosⅡ嵌入式软核处理器所具有的可自定义指令的特点，本文提出了一种具有常规DSP功能的N

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：132096
    • 提供者：weixin_38665944

  1. 降低高速DSP系统设计中的电源噪声

  2. 具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率和速度产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：142336
    • 提供者：weixin_38517728

  1. 单片机与DSP中的降低高速DSP系统设计中的电源噪声

  2. 具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHz）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低噪声中的重要性。降低交扰交扰是一个重要的噪声源。在高速系统中，

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：89088
    • 提供者：weixin_38682518
« 12 3 4 5 6 7 8 9 10 ... 50 »