我尝试使用基于系统Verilog的UVM通过约束随机验证来验证双端口ram，在此我还检查了设计的功能正确性并提取了覆盖率指标。 我尝试寻找的一些功能如下： 在不同的受约束地址中执行读写操作，并检查是否相同。 检查覆盖后是否在内存中更新值。 读后写在相同的地址位置。 在相同的地址位置进行写入，然后进行读取。 检查RAM边界大小的读取和写入。 连续读取和写入相同的地址（addrA） 去检查： 1）当数据被写入相同的地址即addrA，addrB时的行为 承保范围： 1）查看随机化是