摘要：提出了一种数字接收机中符号同步的硬件设计方案。该方案属于异步采样恢复法，其插值滤波器的设计采用了理想插值算法加窗处理，较传统的拉格朗日插值有更好的频域特性。该设计方案已用VerilogHDL实现，并通过了综合及时序验证。 关键词：符号同步 定时错误检测 插值 窗函数在数字通信系统中，为了限制被传输的数字信号的频谱，需要对其进行滚降升余弦滤波，形成基带波形，并对载波进行调制，以实现频带传输。在接收端，需要对经过相干解调、匹配滤波形进行重新采样得到相应的数字信号。根据奈奎斯特抽样值无失真