您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的一种基于FPGA 的新型误码测试仪的设计与实现

  2. 摘 要:本文设计实现了一种用于测量基带传输信道的误码仪,阐述了主要模块的工作原理,提出了一种新的积分鉴相同步时钟提取的实现方法,此方法能够提高同步时钟的准确度,从而提高误码测量精度。   关键词:误码测试仪;FPGA ;鉴相器;数字锁相环 引言   误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构,提出了一种新的误码测试方法,经多次测试验证,方案可行,设计的系统稳定。本文设计的误码仪由两部分组成:发信机和接收机。 1 发信机   发信机的主要功能
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:143360
    • 提供者:weixin_38603259