您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的输入偏移约束最常用的一种形式

  2. 输入偏移约束最常用的一种形式是OFFSET IN BEFORE,它定义的是数据先于采样时钟多长时间有效;另一个参数是数据有效窗口,也称“眼宽”,如图1所示。因为数据何时无效对保持时间分析至关重要,所以VALID这个参数对保持时间分析是必需的。对建立时间的分析,如果不加这个参数,则默认用OFFSET。当进行保持时间分析时如果不加这个参数,工具会用TRCE_fastpaths来报告保持时间。但是不会分析路径,也不会检查是否违规。    输入偏移约束是全局约束,默认参数会应用于所有用该时钟作为采样的
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:134144
    • 提供者:weixin_38746701
  1. EDA/PLD中的约束编辑器三

  2. “Registers to be Placed In IOB”是用来指导工具将指定寄存器MAP或I/O寄存器的约束。  “Memory hit”部分可以设置Block RAM、Distributed RAM/ROM、Shift register和FFS的初始值,如图1所示。  “Tempreture”和“Voltage”是用来设定器件工作条件的约束,这样工具不再使用最坏情况来做分析.   图1 分组中的Miscellaneous约束的Block RAM参数设置   “Feedback”是
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:313344
    • 提供者:weixin_38697328
  1. EDA/PLD中的约束编辑器一

  2. 约束编辑器(Constraint Editor)是ISE中做约束设置的辅助工具,其图形化操作界面极大地方便了约束设置的过程,即使是对UCF不很熟悉的初学者也可以轻松地在相应的界面中完成约束设置。在约束编辑器中可以执行如下操作。    (1)设定全局时序约束。  (2)通过I/O端口或I/O端口的组来设定时序约束。              (3)生成分组和时序路径中参考点,用其来设定时序约束。  (4)用分组和时序路径中参考点进—步改善时序约束。  (5)设定其他约束。    用户在约束编辑器所
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:295936
    • 提供者:weixin_38558246
  1. EDA/PLD中的分组约束

  2. 延时路径的起点是芯片的输入和内部有效同步元件的输出,终点是芯片的输出和内部有效同步元件的输入。为了对路径进行高效率的约束,路径的起点和终点最好能够被分成不同组。在做时序约束时可以做4种分组,即预定义分组(keywords)、用TNM建立用户自定义分组、对当前己经存在的分组重新进行组合和通过模式匹配或网络(NET)名分组。   时序约束中有一些利用下列关键字定义的时序组和端点。  (1)PADS:所有的输入/输出PAD。  (2)FFS:所有的触发器(flip-flop)。  (3)LATCHE
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:31744
    • 提供者:weixin_38695159