〓 Blast Create 　　设计师可以通过Blast Create对RTL级代码进行综合、观察、*估，改善其代码质量、设计约束和设计可测性；并且通过SVP技术建立精确地设计原型进行布局规划。 Blast Create 包括逻辑综合、物理综合、DFT分析和扫描链插入、功率优化和静态时序分析并具有统一的用户环境。通过Blast Create可很好的完成前端设计和后端设计的连接，缩短了设计周期。 　　主要特点： 　　1、全特性的、高容量的RTL综合引擎，并提供一种可预测设计收敛的途径；

周期〈Period）约束的对象是该时钟所驱动的所有同步元件之间的路径，但是不会覆盖如图1所示的A、B、C和D路径，以及输入引脚到输出引脚〈纯组合逻辑〉、输入引脚到闷步元件、同步元件到输出引脚，还有Clk1到Clk2之间的异步路径，  　　在进行周期Period约柬之前，需要对电路的时钟周期进行估计，不要便用过松或过紧的约束。设讨内部电路所能达到的最南运行频率取决于同步元件本身的建立保持时间，以及同步元件之间的逻辑和布线延迟。虽然布线延时无法估计，但逻辑延时应该可以大致估计，如图2所示。通常可以根

特定约束就是用FROM TO约束来定义两个TIMEGROUPs之间的延时，路径的起点和终点可以是PAD、寄存器、锁存器、LUT、RAM及乘法器等。在使用FROM TO约束分析时，工具会考虑Clock Skew因素。因此对于同步路径FROM TO约束就像是对特定路径的周期约束，如图1所示。 　　图1 FROM TO约束所覆盖的路径示意 　　前面说过，周期约束是全局约束，但有些路径可能需要不同于周期的特殊要求。FROM TO约束可以用来定义宽约束路径“Slow Path”、过约束路径“Ove

ISE的语言模板中提供了系统同步接口的输入偏移约束，它按照不同的设计情形给出了许多例子，目的就是为了提供一些真实的例子教给设计者正确地把该约束与其他相关的约束一起使用。图1所示为—个系统同步接口的输入偏移约束设计范例，可以看到周期约束和PADGROUP约束也在模板中提供，以便完成输入偏移约束。 　　图1 ISE工具完成系统同步接口的输入偏移约束设计 　　另一个非常重要的接口应用是源同步接口的输入时序分析和约束，如图2所示。 　　图2 源同步接口的时序输入分析和示意 　　这是一个典