您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的在选用FPGA进行设计时如何降低功耗

  2. 如今,各种规范和标准都对系统的整体功耗提出了越来越严格的要求,以至于系统设计师面临越来越艰巨的挑战。   传统意义上,ASIC和CPLD是低功耗竞争中当仁不让的赢家。但是由于相对成本较高,且用户对高端性能和额外逻辑的要求也越来越多,在低功耗应用中使用CPLD正在失去优势。ASIC也面临相同的风险。而例如FPGA这样日益增长的可编程半导体器件正逐步成为备受青睐的解决方案。   开始创建一个新的设计时,物料清单、成本、功耗、电路板尺寸和上市时间都是要认真考虑的因素。在排定初始要求的优先顺序后,在选择
  3. 所属分类:其它

    • 发布日期:2020-11-20
    • 文件大小:94208
    • 提供者:weixin_38613548