您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的基于FPGA的视频采集与显示模块设计

  2. 本文给出的视频采集和显示模块在设计时,选取分辨率为768×494像素的NTSC制式, 并选用输出像素为640×480的CCD摄像头; FPGA选取Altera CycloneⅡ系列Ep2c35F672c36 (内含35000个逻辑单元); 主动串行配置器件为Epcs16; 可配置VGA DAC ADV7123 ( 内含3 个10 位高速DAC)及VGA输出口, 同时支持NTSC和PAL制式的视频解码器ADV7181及RCA视频输入接口。   1 ADV7181的特性及其寄存器配置   ADV
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:357376
    • 提供者:weixin_38567962