您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的基于FPGA的IPV6数字包的拆装实现

  2. 摘要:介绍了一种运用FPGA将IPV数据包的包头和数据部分分离并重新封装的方法。利用该方法,可以使IPV6数据包的拆装处理速度达到2Gbit/s以上。 关键词:FPGA IPV6数据包 拆装 FIFO笔者在参加国家“863”重大专题项目“高速密码芯片及验证平台系统”的过程中,遇到了将IPV6数据包的包头和数据部分拆开,然后在数据部分送密码芯片进行加/解密处理,最后再将处理后的数据部分与包头重新封装为数据包的课题。以往对IP包进行拆装多利用软件实现,但本项目涉及到配合高速密码芯片(处理速度在
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:69632
    • 提供者:weixin_38751177