您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. VerilogHDL数字系统设计

  2. 对数字信号进行算术运算和逻辑运算的电路称为数字电路(Digital Circuit),或数字系统(Digital System)。由于具有逻辑运算和逻辑处理功能,所以数字电路有时也称为数字逻辑电路(Digital Logic Circuit)。数字系统设计(Digital Design)1 过去40年,数字系统经历了巨大改进和提高,单个芯片中包含的晶体管的数目呈现指数规律增长。一块普通芯片内可能包含成百上千,甚至上百万个晶体管。而且芯片体积变得越来越小,速度变得越来越快,成本不断降低,功能越来
  3. 所属分类:硬件开发

    • 发布日期:2015-03-26
    • 文件大小:8388608
    • 提供者:yuexianqingshan
  1. EDA/PLD中的基于VHDL语言的IP核验证设计

  2. 引言   代码纯化.指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查;   代码覆盖率分析.研究仿真中的测试矢量是否足够;   设计性能和面积分析.在设计逻辑综合过程中分析所设计的RTL所能达到的性能和面积要求;   可测性分析:IP核设计重用中的关键技术。如何保证IP核的高测试覆盖率,如何保证IP核在集成到SoC中后的可测试性.是该阶段分析的主要目标。所以在IP核实现之前.要检查IP核设计中是否违反了可测性设计规则;   低功耗分析:
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:105472
    • 提供者:weixin_38581992
  1. EDA/PLD中的基于VHDL语言的IP核验证

  2. 引言       在IC(integrated circuit.集成电路)发展到超大规模阶段的今天,基于IP(Intellectual Property,知识产权)核的IC设计及其再利用是保证SoC(system onchip,片上系统)开发效率和质量的重要手段。如果能对IP核进行验证、测试和集成.就可以加速SoC的设计,而这需要从以下5个方面进行考虑。 代码纯化.指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查; 代码覆盖率分析.研究仿真中
  3. 所属分类:其它

    • 发布日期:2020-12-08
    • 文件大小:106496
    • 提供者:weixin_38546622