SoC(系统级芯片)已成为超大规模集成电路设计的主流方法。它由于设计周期短，设计可重用性好，可靠性高等优点而被广泛应用。随着工艺和系统性能的不断提高, 对更复杂、更高速SoC的可测性设计提出了更高的要求，本文将讨论为什么要实时(at-speed)的测试, 它对设计的要求、实现方式如何？本文结合一个SoC 设计的实例进行讨论。 今天的SoC 设计运行频率不断提高, 设计的时序收敛则依赖于EDA工具, 而EDA工具在优 化时序时, 一旦设计中的关键路径满足了约束, 就停止继续优化。这意味着设计