注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于FPGA的双缓冲模式PCI Express总线设计方案

  2. 引言 　　近年来软件无线电（SDR）得到了飞速的发展，在很多领域已显示出其优越性。本文的项目背景是通过软件无线电方式实现数字音频广播（DAB）的基带信号处理，这要求软件无线电平台具有高速实时数字信号处理与传输能力。高速可编程逻辑器件（FPGA）和丰富的IP核提供了能高效实现软件无线电技术的理想平台。 　　1  PCIE总线方案论证 　　PCIE是第3代I/O总线互联技术，如今已成为个人电脑和工业设备中主要的标准互联总线。与传统的并行PCI总线相比，PCIE采用串行总线点对点连接，具有更高的

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：261120
    • 提供者：weixin_38699551

  1. EDA/PLD中的并行逻辑与串行逻辑

  2. 逻辑设计中经常会遇到并行和串行逻辑的概念，并行逻辑通常需要大量的逻辑块输入，如图1所示。采用并行逻辑后，可以减少逻辑的级数，从而改善设计的性能，提高器件工作速度。并行逻辑的速度提高是以器件的资源利用率下降为代价的。 　　图1 并行逻辑结构 　　串行逻辑需要多级组合逻辑，如图2所示。显然串行逻辑执行速度要比并行逻辑慢，因为它使用了较多的逻辑级数，但好处是器件内部的资源利用率高。 　　图2 串行逻辑结构 　　并行逻辑和串行逻辑的典型HDL结构为“case”和“if……else”语句。

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：69632
    • 提供者：weixin_38611388

  1. EDA/PLD中的数值计算中Bcd码校验电路的分析与设计

  2. 摘要：在计算机数值计算中，数值经常是以BCD码进行运算的.因而BCD校验电路是一个非常重要的硬件逻辑。其不但影响到数值计算的正确与否，还对整个运算的速度有着决定作用。本文首先分析了BCD码校验原理，进而从并行、串行两种电路结构分析了BCD码校验逻辑。最后提出了一种高效，快速的BCD 码验证电路并对其进行了仿真。 关键词：BCD码、数值计算、并/串行、校验引言微处理器的工作过程是大量数据的输入--运算--输出的过程，其中相当数量的数据使用十进制形式表达。使用者希望微处理器的输入数据和输出结

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：69632
    • 提供者：weixin_38622962

  1. EDA/PLD中的用XC9500 CPLD和并行PROM配置Xilinx FPGA

  2. 摘 要：Xilinx FPGA系列可以通过串口配置，本文给出了一个用XC9500和并行PROM对Xilinx FPGA进行串行配置的应用实例。关键词：FPGA；CPLD；串行配置 概述　　随着FPGA芯片密度的增加，串行PROM已不能适应高密度的FPGA的配置。大容量的并行PROM所要求的寻址方式又不能直接与FPGA接口，这时可以采用XC9500 CPLD和PROM对高密度FPGA进行配置。FPGA设备在线配置或电源上电时，配置逻辑会被自动清除。FPGA的PROGRAM信号必须在300ns内置

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：79872
    • 提供者：weixin_38608693

  1. EDA/PLD中的FPGA的配置及接口电路

  2. 与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中，由于SRAM的易失性，每次上电时，都必须对FPGA进行重新配置，在不掉电的情况下，这些逻辑结构将会始终被保持，从而完成用户编程所要实现的功能。 　　FPGA的配置方式分为主动式和被动式，数据宽度有8位并行方式和串行方式两种。在主动模式下，FPGA在上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射；而

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：83968
    • 提供者：weixin_38690545

  1. EDA/PLD中的用XC9500 CPLD和并行PROM配置Xilinx FPGA(图)

  2. 摘 要：Xilinx FPGA系列可以通过串口配置，本文给出了一个用XC9500和并行PROM对Xilinx FPGA进行串行配置的应用实例。关键词：FPGA；CPLD；串行配置   概述　　随着FPGA芯片密度的增加，串行PROM已不能适应高密度的FPGA的配置。大容量的并行PROM所要求的寻址方式又不能直接与FPGA接口，这时可以采用XC9500 CPLD和PROM对高密度FPGA进行配置。FPGA设备在线配置或电源上电时，配置逻辑会被自动清除。FPGA的PR

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：83968
    • 提供者：weixin_38700779