在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息。 　　图1  FPGA底层编辑器界面 　　（1）建立一个新的设计或打开一个原有设计，在建立一个新设计之前，需先关闭已打开的设计。  　　■在菜单栏中选择【File】→（New】命令建立一个新的设计，在【Design File】文本框中输入de

约束编辑器（Constraint Editor）是ISE中做约束设置的辅助工具，其图形化操作界面极大地方便了约束设置的过程，即使是对UCF不很熟悉的初学者也可以轻松地在相应的界面中完成约束设置。在约束编辑器中可以执行如下操作。  　　（1）设定全局时序约束。　　（2）通过I/O端口或I/O端口的组来设定时序约束。            　　（3）生成分组和时序路径中参考点，用其来设定时序约束。　　（4）用分组和时序路径中参考点进—步改善时序约束。　　（5）设定其他约束。  　　用户在约束编辑器所