注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 程序举例打包，应该有你想要的

  2. VHDL 程序举例 文件夹中包括下面程序 -------------------------------------------------------------------------------- NOTE：该程序参考FPGA中文网站 重要说明：不同软件对VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称

  3. 所属分类：网络攻防

    • 发布日期：2009-07-23
    • 文件大小：43008
    • 提供者：engddy

  1. FPGA三国志

  2. FPGA 三国志-第一篇/不可不看的故事 CPLD 的时代 我在12 年前，偶然接触PLD,没有想到自己居然就在这个行当里安身下来。可是这个行 业也的确是个 飞速发展的行业，十多年过去后，从当初的接近十家主要供应商，到今天已经激烈搏杀后，只有差不多如 论坛题目一样的，成为了今天三足鼎立的局 面。想来想去，决定以这个名字作为论坛的主题。同时也和大 家分享我多年来的一些经历和感受。 全局布线，ISP,PLD,宏单元机构，成为PLD 市场必备的武器。 CPLD 时代，进入我国最早的供应商是Latti

  3. 所属分类：其它

    • 发布日期：2012-12-11
    • 文件大小：1048576
    • 提供者：noodles5320

  1. EDA/PLD中的基于FPGA设计跨时钟域的同步策略

  2. 1 引言 　　基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。 　　2 异步设计中的亚稳态 　　触发器是FPGA设计中最常用的基本器件。触发器工作过程中存在数据的建立（setup）和保持（hold）时间。对于使用上升沿触

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：175104
    • 提供者：weixin_38656364

  1. EDA/PLD中的基于 FPGA的音乐流水灯控制系统的设计

  2. 摘要：介绍一种基于 FPGA的音乐流水灯控制器, 采用硬件描述语言对其进行描述, 分别实现乐曲的播放和同步流水灯的闪烁。并构建一个 SOPC系统, 集成 LCD模块来显示实时音乐的音阶值和频率强度。最后在 A ltera公司的FPGA多媒体开发平台 DE2上进行实现。 　　FPGA是现场可编程门阵列的简称, 它既有门阵列器件的高度集成和通用性, 又有可编程逻辑器件用户可编程的灵活性。通过 FPGA实现音乐流水灯的控制, 实质上就是将不同音阶与特定频率的方波信号对应起来, 以方波信号驱动蜂鸣器发

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：229376
    • 提供者：weixin_38616359

  1. EDA/PLD中的FPGA配合预失真技术的解调误码测试仪

  2. 1 引言 　　工程实践中，我们往往需要对所设计的硬件电路进行设计检验以保证其正常运作，从而才能进一步支持基于该硬件的复杂程序的正确调试。这样，特定的相应测试系统设计就显得尤为重要，不仅可以保证硬件的健康度，更能提高整个调试过程的效率，方便检测出相关错误。针对增补转发系统（ Gapfiller）中 QPSK解调程序调试的需求，分别对发射及接收电路设计了基于可编程逻辑器件（FPGA）的测试程序。为了保证其更强的纠错性和更可靠的验证能力，测试系统的设计原则应当是愈简易且愈典型为佳。目前国内对于 QP

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：159744
    • 提供者：weixin_38659812

  1. EDA/PLD中的基于FPGA的永磁同步电机控制器设计

  2. 摘要：提出一种基于FPGA的永磁同步电机控制器的设计方案，该设计可应用于具有高动态性能要求的永磁同步电机伺服控制系统。为提高伺服控制系统的实时性，简化电路及节省成本，该系统设计采用Ahera公司生产的CycloneIII EP3C25Q240C8型FPGA器件实现电机控制器。嵌入NiosⅡCPU软核配合片内硬件乘法器及可编程逻辑门阵列，实现软硬件协同工作。通过QuartusⅡ软件自带的SignalTaplI嵌入式逻辑分析仪进行板上调试验证，得到带有死区输出的PWM波形。该PWM波形可用于电机驱动

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：280576
    • 提供者：weixin_38545332

  1. EDA/PLD中的逻辑器件的同步设计

  2. 在设计逻辑和电路时，经常会遇到这样的问题。即采用普通集成电路实现的设计移植到FPGA／CPLD逻辑器件时，其设计无法正常运行。另外，有些设计己经在逻辑器件申实现或通过了仿真测试。但经过重新布线设计后，该设计不能正常工作。出现这些问题，基本上是在设计中出现了异步设计。典型的异步电路有以下几种。 　　(1)组合环路 　　组合环路是数字逻辑设计中不稳定性和不可靠性最常见的原因之一。在同步设计中，所有的反馈环路都应该包括寄存器。组合环路直接建立没有寄存器的反馈，违反了同步设计的原则。例如，当把一个寄

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：97280
    • 提供者：weixin_38661852

  1. EDA/PLD中的CPLD在多路高速同步数据采集系统中的应用

  2. 摘要：采用VHDL语言设计，用CPLD控制模/数转换电路，完成多路模拟输入的高速同步数/模转，具有容错和自检能力。CPLD与处理之间采用并行接口，具有很好的移植性、可靠性。     关键词：VHDL CPLD 高速同步数/模转换 容错和自检 并行接口 移植性 引言 CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)是在传统的PAL、GAL基础上发展而来的，具有多种工作方式和高集成、高速、高可靠性等明显的特点，在超高速领域和实时测控方面有非常

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：145408
    • 提供者：weixin_38711972

  1. EDA/PLD中的精确综合：下一代FPGA综合平台

  2. 概述 电子系统设计正在发生着重要的转变。可编程逻辑器件使设计者可以开发具有千万门以上、频率超过300MHz以及嵌入式处理器的电路，能够集成完整的系统。这一技术进步通过提供ASIC领域之外的全面的方法，正在引起设计过程的转变。在迅速变化的可编程逻辑领域，EDA提供商面临的挑战是，如何提供与硅容量和复杂性同步的设计工具和方法。例如，ASIC领域用了15年来合并硅处理和基于可靠的功能性EDA软件的设计方法。这种ASIC技术曾经是工业领域的驱动力和发展方向。可以说ASIC处理造就了电子工业廉价的方案，导

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87040
    • 提供者：weixin_38690402

  1. EDA/PLD中的一种基于FPGA实现的全数字锁相环

  2. 摘要：锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析，阐述了该锁相环的各项性能指标与设计参数的关系，并由此提出了具体的设计方法，同时提供了一个基于MAX+PLUS II软件和FPGA器件完成的设计实例。仿真和实测结果表明了该锁相环设计方法的正确性和易实现性，也验证了该锁相环的良好性能。 关键词：同步采样 同步控制 锁相环 FPGA同步技术在电力系统的测量和控制中起着非常重要的作用。基于同步采样和整周期截断的离散傅立叶算法

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：84992
    • 提供者：weixin_38638647

  1. EDA/PLD中的基于FPGA的锁相环位同步提取电路设计

  2. 基于FPGA的锁相环位同步提取电路设计 浙江工业大学之江学院 周云水 概述 同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。 一般的位同步电路大多采

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：61440
    • 提供者：weixin_38631049

  1. EDA/PLD中的基于视频解码芯片与CPLD的实时图像采集系统

  2. 图像采集是实时图像处理的重要步骤。目前，图像传感器件主要有CCD(Charge Coupled Device)和CMOS(Complementary Metal Oxide Scmiconductor)。CCD技术现在已经非常成熟，CCD摄像头仍然是高端应用的首选器件。它输出的模拟视频信号包括图像信号、行与场消隐信号、行与场同步信号等七种信号。传统的视频采集系统由A／D转换电路、控制逻辑电路、数据缓存电路、地址发生器、地址译码电路等构成，此类设计有电路复杂、芯片繁多、开发周期长、成本高等缺点。

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：93184
    • 提供者：weixin_38504089

  1. EDA/PLD中的基于视频解码芯片与CPLD的实时图像采集系统的设计

  2. 图像采集是实时图像处理的重要步骤。目前,图像传感器件主要有CCD(Charge Coupled Device)和CMOS(Complementary Metal Oxide Scmiconductor)。CCD技术现在已经非常成熟,CCD摄像头仍然是高端应用的首选器件。它输出的模拟视频信号包括图像信号、行与场消隐信号、行与场同步信号等七种信号。传统的视频采集系统由A／D转换电路、控制逻辑电路、数据缓存电路、地址发生器、地址译码电路等构成,此类设计有电路复杂、芯片繁多、开发周期长、成本高等缺点。

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：181248
    • 提供者：weixin_38624332